cathy的博客

本文主要针对那些刚开始或准备开始搞设计硬件电路的工程师，高级别的硬件工程师看这篇文章就没必要了。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。

1）总体思路。设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现；但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板（要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果）。

2）理解电路。如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了（包括前期设计和后期调试）。马上就copy？NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。

3）没有找到参考设计？没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。

端接目的与种类

在高速数字系统中，传输线上阻抗不匹配会引起信号反射，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行阻抗匹配，从而使源反射系数或负载反射系数为零。

传输线的端接通常采用两种策略：

1）使负载阻抗与传输线阻抗匹配，即终端端接；

2）使源阻抗与传输线阻抗匹配，即源端端接。

端接策略选择

如果负载反射系数或源反射系数二者任一为零，反射将被消除。从系统设计的角度，应首选策略1，因其是在信号能量反射回源端之前在负载端消除反射，因而消除一次反射，这样可以减小噪声、电磁干扰（EMI）及射频干扰（RFI），而策略2则是在源端消除由负载端反射回来的信号，只是消除二次反射，在发生电平转移时，源端会出现半波波形，不过由于策略2实现简单方便，在许多应用中也被广泛采用。

串接端接

为什么要绕等长？”这个问题在科学绕等长的第一篇文章中就已经介绍了，等长不是目的，等延时才是目的。我们之所以看见各种规则上描述的是等长5mil，或是50mil之类的条件，只是为了方便我们去理解和实际应用。

以我们最常见的DDR为例，通常大家在网上找到的各种规范中都要求数据信号控制组内5mil的误差。看过前面文章的同学应该都知道，这点等长的裕量和绕线方式、传播速度差异这些相比不值一提。

面对我们设计上可能带来的动辄几十甚至几百mil的误差，我们的信号还能HOLD住吗？

口说无凭，直接上仿真看一下。

这次试验的电路是一部分DDR走线，绕线的GAP间距不同于常见的3X而是设置为5X，走线同层，阻抗一致，尽量避免自耦合及传播速度不同带来的延时误差。

试验总共分为两次：

实验一

所有数据信号等长严格控制在5mil以内。

在上篇文章介绍信号在不同层传播速度时，我们设定了一个限制条件。那就是在阻抗50Ω的情况下计算传播速度：

难道阻抗还会对信号速度产生影响？

没错，阻抗确实会对速度造成影响。

得出这个结论很简单，使用SI9000就可以验证。当阻抗控制分别为30、50、70的时候分别求解传输速度：

引言

经常碰到很多客户讨论钽电容爆炸问题，特别在开关电源、LED 电源等行业，钽电容烧毁 或爆炸是令研发技术人员最头痛的，让他们百思不得其解。正因为钽电容失效模式的危险性， 让很多研发技术人员都不敢再使用钽电容了，其实如果我们能够全面的了解钽电容的特性， 找到钽电容失效(表现形式为烧毁或爆炸)的原因，钽电容并没有那么可怕。毕竟钽电容的 好处是显而易见的。钽电容失效的原因总的来说可以分为钽电容本身的质量问题和电路设计 问题两大类。

电路设计和产品选型

要求钽电容的产品性能参数可以满足电路信号特点，但是，往往我们不能保证上述两项工作 都做的很到位。因此，在使用过程中就必然会出现这样那样的失效问题，现简单总结如下：

1. 低阻抗电路使用电压过高导致的失效；

对于钽电容器使用的电路，只有两种：有电阻保护的电路和没有电阻保护的低阻抗电路。对于有电阻保护的电路。由于电阻会起到降压和抑制大电流通过的效果。因此，使用电压可以达到 钽电容器额定电压的 60%，没有电阻保护的电路有两种：

上一篇文章中介绍过了绕线方式带来的延时误差，从而导致等长失配。这次我们再来看另外一个常常被忽略的点，关于“同组同层”。

同组同层，最容易理解的原因之一是过孔长度带来的误差。

假设有这样一组信号中，信号中大多数信号线都是从顶层出线，直接连接到同样位于顶层的接收端。但就像下图中那样，偏偏有一个秀儿，先是打了一个过孔换层到底层，然后又换层到顶层再走到接收端。这样这个秀儿的总长度就比正常走线长了2个过孔的长度，如果板厚1.6MM，那么长度偏差就是约130mil。

但这个只是一个小问题，软件就可以很简单的就帮我们给避规掉，比如在ALLEGRO中勾选Z Axis Delay后软件就会根据你的叠层信息将过孔的长度计算到总长度中，从而校正长度误差。

从小学二年级开始我们就学习了如何判断一个人有没有强迫症，比如看见一个程序猿不管是打字还是写代码，括号总是一对一起敲，那他肯定是个强迫症患者。对于Layout工程师来说有没有强迫症，就看等长绕得怎么样。

比如下面这位同学，深得等长精髓：

5mil从来不是问题，0mil只是时间问题。

不可否认对于很多工程师来说，绕等长也是画板的乐趣之一。也一直流传着这样一句话：没有绕不出来的等长，只是你不想加班。

那么把等长误差做到5mil，2mil甚至1mil就可以不加班了吗？

想什么呢，不加班怎么有鸡腿吃。

在个人电子产品、工业或医疗应用的设计中，工程师必须应对同样的挑战，即如何提升性能、增加功能并缩小尺寸。除了这些考虑因素外，他们还必须仔细监测温度以确保安全并保护系统和消费者免受伤害。

众多行业的另一个共同趋势是需要处理来自更多传感器的更多数据，进一步说明了温度测量的重要性：不仅要测量系统或环境条件，还要补偿其他温度敏感元件，从而确保传感器和系统的精度。另外一个好处在于，有了精确的温度监测，无需再对系统进行过度设计来补偿不准确的温度测量，从而可以提高系统性能并降低成本。

三大温度设计挑战

• 温度监测： 温度传感器提供有价值的数据来持续跟踪温度条件，并为控制系统提供反馈。此监测可以是系统温度监测或环境温度监测。在一些应用中，我们可以看到设计挑战的特点是需要在控制回路中同时实现这两种监测。这些监测包括系统温度监测、环境
温度监测以及身体或流体温度监测。

高速信号从类别上可以分为串行与并行信号。并行信号通过同组多个信号线同时传输数据，比如一组信号有八个数据线，那么八个数据线在统一的时钟周期上同时传输数据。而串行信号通常以差分的形式出现，信号一个一个的发送。

理想情况下并行信号由于有更多的信号线来进行数据传输，应该在速度上更有优势。但实际中并行信号却会带来非常多的麻烦，比如延时、串扰、功耗、同步开关噪声等。并行信号通常会把一组作为一个整体，因此哪怕一组中只有一根信号线出现问题都会影响整个信号组的正常工作。在高速领域最突出的并行信号代表就是DDR，除此之外其他并行信号几乎全军覆没。

而对于早期一直被压着打的串行信号，则在高速领域大放异彩。串行信号由于采用差分传输，因此抗干扰性方面远胜于并行信号。随着串行信号速度的提高，大有一统高速信号领域的趋势。不同于并行信号只剩DDR一只独秀，串行信号则是百花齐放，针对不同的用途有着各种各样的总线。

电磁兼容的概念

所谓电子产品的兼容，实际上是指电子产品自身在工作环境下能否正常进行工作运转，与此同时还不会对其所处环境中的其他电子产品造成干扰，即一方面电子产品在进行正常工作时，其所产生的电磁干扰不会对其工作环境中的其他电子设备产生干扰，影响它们进行正常工作，造成损害并且造成的影响要保持在一定值的范围之内（即对其他电子设备产生影响的限值）；另一方面是电子产品自身要对所处的工作环境有一定的抗干扰能力，不会受到所处工作环境中的其他电子设备所产生的电磁的干扰而无法进行正常工作或造成一定程度的损坏，也就是指电子产品应具备电磁敏感性能力。

电磁兼容的重要作用