cathy的博客

随着现代科学技术的飞速发展，电子、电力电子、电气设备应用越来越广泛，它们在运行中产生的高密度、宽频谱的电磁信号充满整个空间，形成复杂的电磁环境。复杂的电磁环境要求电子设备及电源具有更高的电磁兼容性。于是抑制电磁干扰的技术也越来越受到重视。接地、屏蔽和滤波是抑制电磁干扰的三大措施，下面主要介绍在电源中使用的EMI滤波器及其基本原理和正确应用方法。

电源设备中噪声滤波器的作用

电子设备的供电电源，如220V/50Hz交流电网或115V/400Hz交流发电机，都存在各式各样的EMI噪声，其中人为的EMI干扰源，如各种雷达、导航、通信等设备的无线电发射信号，会在电源线上和电子设备的连接电缆上感应出电磁干扰信号，电动旋转机械和点火系统，会在感性负载电路内产生瞬态过程和辐射噪声干扰；还有自然干扰源，比如雷电放电现象和宇宙中天电干扰噪声，前者的持续时间短但能量很大，后者的频率范围很宽。另外电子电路元器件本身工作时也会产生热噪声等。

这些电磁干扰噪声，通过辐射和传导耦合的方式，会影响在此环境中运行的各种电子设备的正常工作。

磁珠和电感在解决EMI和EMC方面的作用有什么区别，各有什么特点，是不是使用磁珠的效果会更好一点呢？

磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过50MHZ. 磁珠有很高的电阻率和磁导率，等效于电阻和电感串联，但电阻值和电感值都随频率变化。

磁珠的功能主要是消除存在于传输线结构（电路）中的RF噪声，RF能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号，而射频RF能量却是无用的电磁干扰沿着线路传输和辐射（EMI）。要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色（衰减器），该器件允许直流信号通过，而滤除交流信号。通常高频信号为30MHz以上，然而，低频信号也会受到片式磁珠的影响。磁珠有很高的电阻率和磁导率，他等效于电阻和电感串联，但电阻值和电感值都随频率变化。他比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。

学习嵌入式需要了解硬件知识，其中包括单片机、ARM、FPGA等，不同的硬件有不同的特点，需要了解他们相应的特点才有利于操作应用。

那么单片机、ARM、FPGA、嵌入式的区别和特点有哪些呢？

单片机的特点：

（1）高集成度，体积小，高可靠性 单片机将各功能部件集成在一块晶体芯片上，集成度很高，体积自然也是最小的。单片机程序指令，常数及表格等固化在ROM中不易破坏，许多信号通道均在一个芯片内，故可靠性高。

（2）控制功能强 为了满足对对象的控制要求，单片机的指令系统均有极丰富的条件:分支转移能力，I/O口的逻辑操作及位处理能力，非常适用于专门的控制功能。

（3）低电压，低功耗，便于生产便携式产品 。为了满足广泛使用于便携式系统，许多单片机内的工作电压仅为1.8V～3.6V，而工作电流仅为数百微安。

ARM的特点：

（1）自带廉价的程序存储器（FLASH）和非易失的数据存储器（EEPROM）。这些存储器可多次电擦写，使程序开发实验更加方便，工作更可靠。

在进行PCB布线时，经常会发生这样的情况：走线通过某一区域时，由于该区域布线空间有限，不得不使用更细的线条，通过这一区域后，线条再恢复原来的宽度。走线宽度变化会引起阻抗变化，因此发生反射，对信号产生影响。

那么什么情况下可以忽略这一影响，又在什么情况下我们必须考虑它的影响？

有三个因素和这一影响有关：

1、阻抗变化的大小；

2、信号上升时间；

3、窄线条上信号的时延。

首先讨论阻抗变化的大小，很多电路的设计要求反射噪声小于电压摆幅的5%（这和信号上的噪声预算有关），根据反射系数公式：

可以计算出阻抗大致的变化率要求为：△Z/Z1≤10%你可能知道，电路板上阻抗的典型指标为+/-10%，根本原因就在这。

共模辐射是由于接地电路中存在电压降（如下图），某些部位具有高电位的共模电压，当外接电缆与这些部位连接时，就会在共模电压激励下产生共模电流，成为辐射电场的天线。这多数是由于接地系统中存在电压降所造成的。共模辐射通常决定了产品的辐射性能。

1、共模辐射场

共模辐射主要从电缆上辐射，可用对地电压激励的、长度小于 1/4波长的短单极天线来模拟，理想天线上的电流是均匀的，实际天线顶端电流趋于0。实际电缆由于另一端接有一台设备，相当于一个容性负载的天线，即天线的端点接有一块金属板，这时天线上流过均匀电流。设天线指向为最大场强，则得到最大场强计算公式为：

Q：四层板，层叠走TOP-GND-POWER-BOTTOM,做共面阻抗，参考第三层的话，刚好天线下面的第三层区域走的电源3V3，有影响吗？还是天线参考必须要是GND吗？

首先电源平面肯定是能做参考平面的，常见的DDR的六层板，一般都用了电源层作为DDR信号的参考平面，这个设计过的基本都不会迟疑。我们要弄明白的问题就是电源平面是否可以作为RF信号，高速信号的参考平面？在这里就分享下这个问题的一些见解和思路。

第一，我们需要弄清楚什么是参考平面？

首先很确定的它是一个平面，是一个完整的平面；以表层走线来说，走线和下面的平面层共同构成了电磁波传输的物理环境。走线下面的平面到底是什么网络属性无所谓，VCC、GND、甚至是没有网络的孤立铜皮，都可以构成这样的电磁波传输环境，关键在于下面的平面是导体就行了。信号路径是表层走线，所以下面的平面就是参考路径。对于PCB上这一特殊结构，参考路径是以平面的形式出现的，所以也叫参考平面。从电流回路的角度来说，参考平面承载着信号的返回电流，所以也叫返回平面。下面的图显示了表层走线的场分布和电流分布。

作为各种元器件的载体与电路信号传输的枢纽，PCB已经成为电子信息产品的最为重要而关键的部分，其质量的好坏与可靠性水平决定了整机设备的质量与可靠性。但是由于成本以及技术的原因，PCB在生产和应用过程中出现了大量的失效问题。

对于这种失效问题，我们需要用到一些常用的失效分析技术，来使得PCB在制造的时候质量和可靠性水平得到一定的保证，本文总结了15个失效分析技术案例及10种解决办法，供参考借鉴。

15个案例：

一、板电后图电前擦花

切片图

信号完整性的定义 定义：信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同 引起的。当电路中信号能以要求的时序、持续时间和电压幅度到达接收端时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。

信号完整性包含：

1、波形完整性（Waveform integrity）

2、时序完整性（Timing integrity）

3、电源完整性（Power integrity）

信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完 整性、时序完整性、电源完整性的要求。

我们知道：电源不稳定、电源的干扰、信号间的串扰、信号传输过程中的反射，这些都会让信号产生畸变，看下面这张图，你就会知道理想的信号，经过：反射、串扰、抖动，最后变成什么鬼。

我们大家都知道电容器在电子电路中一直扮演着相当重要的角色，在电子电路中负责信号的偶合、RC电路中伏安特性的微分如积分、振荡电路中的“槽路”、旁路和电源滤波等。铝电解电容器是由经过腐蚀和形成氧化膜的阳极铝箔、经过腐蚀的阴极铝箔、中间隔着电解纸卷绕后，再浸渍工作电解液，然后密封在铝壳中而制成的。

为什么铝电解质电容不能承受反向电压？

由于电解电容器存在极性，在使用时必须注意正负极的正确接法，否则不仅电容器发挥不了作用，而且漏电流很大，短时间内电容器内部就会发热，破坏氧化膜，随即损坏。

如图为铝电解电容的基本结构，它由阳极（ anode ）、在绝缘介质上附着的氧化铝构成的铝层，接收极的阴极铝层，和真正的由电解液构成的阴极。电解液浸透在两个铝层间的纸上。 氧化铝层是通过电镀在铝层上，相对于加在其上的电压来说是非常薄的，很容易被击穿，导致电容失效。

平行走线之间。但在某些设计中，高速差分过孔之间也会产生较大的串扰，本文对高速差分过孔之间的产生串扰的情况提供了实例仿真分析和解决方法。

高速差分过孔间的串扰

对于板厚较厚的PCB来说，板厚有可能达到2.4mm或者3mm。以3mm的单板为例，此时一个通孔在PCB上Z方向的长度可以达到将近118mil。如果PCB上有0.8mm pitch的BGA的话，BGA器件的扇出过孔间距只有大约31.5mil。

如图1所示，两对相邻差分过孔之间Z方向的并行长度H大于100mil，而两对差分过孔在水平方向的间距S=31.5mil。在过孔之间Z方向的并行距离远大于水平方向的间距时，就要考虑高速信号差分过孔之间的串扰问题。顺便提一下，高速PCB设计的时候应该尽可能最小化过孔stub的长度，以减少对信号的影响。如下图所1示，靠近Bottom层走线这样Stub会比较短。或者可以采用背钻的方式。