自激振荡像得病一样，重在防御。可从以下方面入手。
1）设计 PCB 时，尽量减小杂散电容，特别是CIN-。下图进行说明：
同一层的两个相邻节点间。比如某根信号线，和周边的覆铜 GND 之间，以及和周边的焊点之间有杂散电容C1；
不同层上下之间。比如元件层的线，和焊接层的大面积 GND 之间，如图中 C2；
一般的，杂散电容可以达到 pF 数量级。这是不可忽视的。这些杂散电容和电路中的电阻，很容易形成低通网络，有可能引起电路稳定性下降。
电路举例，如下图：
设计一个同相比例器，做成实际电路板后，就出现了三个杂散电容：CIN+、CIN-、COUT
你是否遇到过这样的情况：在KTV唱歌时，当麦克风位置不合适或者音量过大时，喇叭中会出现一种非常难听的啸叫，捂住麦克风、赶紧降低功放音量、或者将麦克风转个方向，都是我们常用的解决方法。这个难听的啸叫，其实就是放大器的自激振荡。
理论上说，自激振荡是指当放大器加电后，还没有加载输入信号，输出端就出现了高频的类似于正弦波一样的波形。
实际中，还有另外一种情况，也属于自激振荡。当输入某些信号时，输出是正常的，一旦改变输入信号幅度或者频率到某些特定值，输出波形在原基础上会叠加更高频率的振荡信号。
自激振荡的条件有以下两点：
1.假设运放的附加相移为 φ A ，反馈网络的附加相移为 φ F ，当φ A +φ F =-180°，原本的负反馈，就会演变成正反馈。如下示意图:
2.整个环路增益必须大于1，才能使得很微小的信号一旦在环路中产生，就会越来越大。
[导读] 单片机开发串口是应用最为广泛的通信接口，也是最为简单的通信接口之一，但是其中的一些要点你是否明了呢？来看看本人对串口的一些总结，当然这个总结并不能面面俱到，只是将个人认为具有共性以及相对比较重要的点做了些梳理。
啥是串口？
首先这玩意儿分两种：
数据格式
线上空闲、无数据状态为常高电平，故逻辑低定义为起始位。
继续我们有关低压降稳压器(LDO) PSRR的系列文章，请查看我们以前的博客以回顾-什么是PSRR？ -第三部分和第四部分一样，我们将继续讲解LDO的行为及其有趣的参数。在当前的文章中，我们将从实际的角度关注电源抑制比(PSRR)。它可帮助将数据表编号与示波器测量值连接起来。
首先，必须说的是，在每个电子系统中（即使只有线性稳压器），如果存在多个负载点，则可能会产生输出电压纹波，并可能影响其他部件。因此，让我们在实际测量中讲解PSRR。
数据表上显示的PSRR是测量的输入和输出电压纹波之间的比率。如果牢记一些规则，则测量本身相对简单。低压降(LDO)稳压器应由干净的直流电源供电，带有耦合的正弦波纹波电压。输出负载应严格电阻，以防止电子负载与LDO稳压器之间互相影响。必须谨慎选择纹波电压幅值，以使LDO保持稳定并具有足够的电压裕量。例如，当VIN = 3.6 V和VOUT = 3.3 V时，AC信号的幅值不能为300 mV，因为LDO处于压差状态，只是将输入纹波传递到输出。
功率电感器是构成DC-DC转换器等电压变化电路的功能部件，因此其优劣和常数的选择需要符合DC-DC转换器的工作机制。本章介绍DC-DC转换器的工作机制和功率电感器的作用。
2.1、DC-DC转换器简介
DC-DC转换器是将一定范围的输入电压转换为恒定输出电压的电路总称。其转换方式包括线性稳压器和开关稳压器。另外，电路配置因输入电压的升降而不同，存在多种类型。
2.2、配置DC-DC转换器的必要性
第1章 何谓功率电感器？
1.1、功率电感器概要
线圈是呈螺旋状的电极的总称。其中，用于电气用途线圈被称为电感器，并且可以分为两类，一类是用于信号系统的RF电感器，另一类是用于电源系统的功率电感器。本项中说明的功率电感器，是在DC-DC转换器等的电压转换电路中，构成其一部分的元件。
下面说明功率电感器在DC-DC转换器中的作用。功率电感器被用于将某种电压转换为所需电压的升压、降压，或者被用于升降压电路。其中，主要在开关调节器式电路中使用。
图1-1为开关调节器式降压电路的事例。
利用IC、功率电感器、电容器，将直流输入电压转换为所需的输出电压。功率电感器承担的作用是与电容器配合，将从IC输出的矩形波输出转换为直流（详情在第2章中说明）。
只要缺少其中的任何一个，就无法正确整流。
印刷电路板的抗干扰设计原则
可用串个电阻的办法，降低控制电路上下沿跳变速率。
尽量让时钟信号电路周围的电势趋近于 0，用地线将时钟区圈起来，时钟线要尽量短。
I/O 驱动电路尽量靠近印制板边。
闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。
尽量用 45°折线而不用 90°折线, 布线以减小高频信号对外的发射与耦合。
时钟线垂直于I/O 线比平行于I/O 线干扰小。
元件的引脚要尽量短。
石英晶振下面和对噪声特别敏感的元件下面不要走线。
弱信号电路、低频电路周围地线不要形成电流环路。
需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。
我们都知道电容是电路中使用量最多的器件，我们经常接触的电容是陶瓷电容、铝电解电容、钽电解电容。我们电路设计越来越多的是以MCU、CPU为核心的数字电路设计，周边的时钟、电源电路。所以我们以这三种电容为主。
因为数字电路，所以有大量的数字电路输出的“0”“1”翻转导致，需要大量的去耦电容。
图中开关Q的不同位置代表了输出的“0”“1”两种状态。
假定由于电路状态装换，开关Q接通RL低电平，负载电容对地放电，随着负载电容电压下降，它积累的电荷流向地，在接地回路上形成一个大的电流浪涌。
随着放电电流建立然后衰减，这一电流变化作用于接地引脚的电感LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差，如图中VG。同样的对于电源端，每次信号翻转，都会引入了电压差。
当N多的翻转出现的时候，我们需要运用去耦电容，去耦电容可以防止这种噪声向外传播，所以我们放一些电容靠近器件的电源管脚。
一、 电源线布置
根据电流大小，尽量调宽导线布线。
电源线、地线的走向应与资料的传递方向一致。
在印制板的电源输入端应接上 10~100μF 的去耦电容。
二、地线布置
数字地与模拟地分开。
接地线应尽量加粗，致少能通过 3 倍于印制板上的允许电流，一般应达 2~3mm。
接地线应尽量构成死循环回路，这样可以减少地线电位差。
三、去耦电容配置
印制板电源输入端跨接 10~100μF 的电解电容，若能大于 100μF 则更好。
每个集成芯片的 Vcc 和 GND 之间跨接一个 0.01~0.1μF 的陶瓷电容。如空间不允许，可为每 4~10 个芯片配置一个 1~10μF 的钽电容。
对抗噪能力弱，关断电流变化大的器件，以及 ROM、RAM，应在 Vcc 和 GND 间接去耦电容。
电路板调试过程中，会出现“BGA器件外力按压有信号，否则没有信号”的现象，我们称之为“虚焊”。本文通过对这种典型缺陷进行原因分析认为：焊接温度曲线、焊膏量、器件及PCB板焊盘表面情况以及印制板设计等因素对“虚焊”的产生有较大影响。在此基础上提出了相应的控制措施，使得表面组装焊点少缺陷甚至零缺陷，从而保证产品的长期可靠性。
01、前言
BGA，球栅阵列器件，大幅度提高了印制板的组装密度，其应用越来越广泛。常用的几种BGA器件包括PBGA、CBGA、TBGA等。随着BGA器件的不断发展，目前已经开发并应用的微型BGA有uBGA及CSP，其封装尺寸比芯片尺寸最多大20%，焊球最小为0.3mm，焊球最小间距为0.5mm。并且目前随着印制板的集成度越来越高，这种芯片级封装器件的应用也会越来越多，再加上BGA焊点的特殊性，其焊点检测只能借助X光来完成， 并且一旦有缺陷，返修会比较麻烦，不仅降低了生成效率，增加了生产成本，还不能保证产品质量，因此给表面组装技术提出更高的要求。
02、BGA焊点“虚焊”原因分析
“虚焊”现象及其X光形貌