cathy的博客

偏置电流源电路的对与错

下面的电流源偏置电路究竟哪个结构是对的?几乎每个模拟IC课程都会讲这个例子,可是始终有人搞不清楚。

常见的电流源偏置电路

在介绍gm/Id的集成电路设计方法时,有一个实例就是设计一个简单的电流源偏置,关于电流源偏置的原理也在其中仔细推导。

“”

上图中的两个电路结构是应聘模拟集成电路设计岗位时最常见的电路结构之一,经常有面试官拿这个结构出一些问题。

问题很简单:假设所有MOS管都工作在饱和区,NMOS尺寸比例如图中标注所示(K>1),那么上图中哪个电路工作的更好,给出合理的理由?

有两个关于该电路的推导,分别是输出电流表达式与两个NMOS跨导的比值,这两个结论会在后面用到。

PCB上的立碑不良缺陷

PCB上的立碑(tombstone)也叫曼哈顿吊桥或吊桥效应等,是一种片式(无源)元器件组装缺陷状况,其成因是零件两端的锡膏融化时间不一致,而导致片式元件两端受力不均,这种片式元件自身质量比较轻,在应力的作用下就会造成一边翘起,形象的称之为立碑。

“”

也许纯文字描述大家不太好理解,老wu这里分享一份SMT 立碑现象发生过程的视频供大家参考。

在回流前或锡膏熔化前,由于锡膏中凝胶成分的作用,元件两端受到锡膏的粘附力(f)以及本身所受重力(G)的作用而固定在PCB焊盘上,当PCB在轨道上启停时,元件都不会发生移动。

博文分享 | 小功率电子负载实现快速负载瞬态测试

作者:Captain Luo

在DCDC电源测试中,负载瞬态测试(Load Transient Test)是十分重要的一环,利用负载瞬态测试,可以快速评估所测电源的稳定性与快速性,而在DCDC转换器芯片的选型时,负载瞬态测试表现也是评估该芯片动态性能的重要参考。下图是某DCDC转换器负载瞬态测试的典型波形,CH3为输出电压的AC分量,CH4为负载电流。注意到负载电流上升斜率与下降斜率并不相同,较缓的上升斜率对应较小的电压跌落(Undershoot),而陡峭的下降斜率则对应较大的电压过冲(Overshoot)。

干货 | STM32串口发送数据和接收数据方式总结

串口发送数据

1、串口发送数据最直接的方式就是标准调用库函数 。

void USART_SendData(USART_TypeDef* USARTx, uint16_t Data);

第一个参数是发送的串口号,第二个参数是要发送的数据,但是用过的朋友应该觉得不好用,一次只能发送单个字符,所以我们有必要根据这个函数加以扩展:

void Send_data(u8 *s)
{
 while(*s!='\0')
 { 
  while(USART_GetFlagStatus(USART1,USART_FLAG_TC )==RESET); 
  USART_SendData(USART1,*s);
  s++;
 }
}

以上程序的形参就是我们调用该函数时要发送的字符串,这里通过循环调用USART_SendData来一 一发送我们的字符串。

FPGA设计的8大重要知识点,你都get了吗?

1. 面积与速度的平衡与互换

这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量,对于FPGA可以用消耗的FF(触发器)和LUT(查找表)来衡量,更一般的衡量方式可以用设计所占的等价逻辑门数。

速度指设计在芯片上稳定运行所能达到的最高频率,这个频率由设计的时序状况来决定,以及设计满足的时钟要求:PAD to PAD time 、Clock Setup Time、Clock Hold Time、Clock-to-Output Delay等众多时序特征量密切相关。

面积和速度这两个指标贯穿FPGA/CPLD设计的时钟,是设计质量的评价的终极标准 —— 面积和速度是一对对立统一的矛盾体。

要求一个同时具备设计面积最小、运行频率最高是不现实的。更科学的设计目标应该是在满足设计时序要求(包括对设计频率的要求)的前提下,占用最小的芯片面积。或者在所规定的面积下,是设计的时序余量更大、频率跑的更高。这两种目标充分体现了面积和速度的平衡的思想。

作为矛盾的两个组成部分,面积和速度的地位是不一样的。相比之下,满足时序、工作频率的要求更重要一些,当两者冲突时,采用速度优先的准则。

【妙招】一份 " IO口模拟串口 " 独门秘籍

1、聊一聊

好了,今天为大家带来几种IO口模拟串口"硬核"操作,相信大家对类似于串口这样的电平类通信会有新的认识。

2、IO模拟串口需求

"IO模拟UART"是作者大一加入学校创新团队老师出的第一道题目。毕竟当时专业知识不够,心里想:“实验室老师怎么这么变tai,有现成的串口不用,非得整个模拟串口”,接到这个题目一头雾水,于是上网各种找资料,最后基本实现了该功能,实现办法算是最初级的实现方式,不过确实给我开启了嵌入式的大门,所以今天也把这方面的东西分享给大家,希望对大家有帮助。

IO模拟串口需求

● 很多小伙伴应该都了解到现在很多的高性能的MCU都有大量的串口外设,比如下图的stm32F103系列USART高达5个,然而在我们一般的项目中可能仅仅就使用了2个左右的样子,并且串口外设引脚还可以remap重新映射,这对于那些对串口资源需求量比较大的项目,或许带来了一些缓解的福音。

简化单片机的几个基本概念,你都了解吗?

我们来思考一个问题,当我们在编程器中把一条指令写进单片机内部,然后取下单片机,单片机就可以执行这条指令。

那么这条指令一定保存在单片机的某个地方,并且这个地方在单片机掉电后依然可以保持这条指令不会丢失,这是个什么地方呢?

这个地方就是单片机内部的只读存储器即ROM。

01、单片机数的本质和物理现象

我们知道,计算机可以进行数学运算,这令我们非常难以理解,它们只是一些电子元器件,怎么可以进行数学运算呢?

我们人类做数学题如37+45是这样子做的,先在纸上写37,然后在下面写45,然后大脑运算最后写出结果,运算的原材料是37和45,结果是82都是写在纸上的,计算机中又是放在什么地方呢?

为了解决这个问题,先让我们来做一个实验:这里有一盏灯,我们知道灯要么亮,要么不亮,就有两种状态,我们可以用‘0’和‘1’来代替这两种状态:规定亮为‘1’不亮为‘0’。

现在放上三盏灯,一共有几种状态呢?我们列表来看一下:000 / 001 / 010 / 011 / 100 / 101 / 110 / 111。

做嵌入式开发,这2个设计思想要掌握!

笔者参考了市面上各种各样的嵌入式书籍,如MCS-51、AVR、ARM等都有看过,但没发现有哪本是介绍设计思想的,就算有也是凤毛麟角。写程序不难,但如何写得好、写得快,那是需要点经验积累的。所以在下出来献丑一下,总结了一些东西。就我个人的经验而谈,有2个设计思想是非常重要的。

一个是“时间片轮的设计思想”,这个对实际中解决多任务问题非常有用,通常可以用这个东西来判断一个人是单片机学习者,还是一个单片机工程师。这个必须掌握。

第二个就是“分层屏蔽的设计思想”即分层思想。下面,用扫描键盘程序例子作为引子,引出今天说的东西。

分层思想

分层的思想并不是什么神秘的东西,事实上很多做项目的工程师本身自己也会在用。看了不少帖子都发现没有提及这个东西,然而分层结构确是很有用的东西,参透后会有一种恍然大悟的感觉。如果说我不懂LCD怎么驱动,那好办,看一下datasheet,参考一下别人的程序,很快就可以做出来。但是如果不懂程序设计的思想的话,会给你做项目的过程中带来很多很多的困惑。

问题的提出:

准度、精度傻傻分不清?

做电子产品,常常遇到测量。此时就难免会关注到精度、准度等概念,遇到不少朋友对这两个概念不清楚,今天就来分享一下这两个概念。

为什么写本文,前面写过些ADC方面的文章,遇到有朋友貌似对这两个概念理解不深,所以整理分享一下。

什么是准确度(真实度)?

在英文中,准确度用Accuracy来表示,其真实描述的含义是什么呢?是指测量值或者观测值接近期望值或者理论值的接近程度。因此通常用误差百分比来描述准确度,这句话深入理解,从量纲的角度而言是一个百分比:

“”

其实这个式子还可以这样描述:

“”

为便于理清楚概念,个人以为其实这个概念中文称为真实度或许更为贴切,否则引入ISO的定义时就发现两个混淆在一起了。

PCB的板级去耦设计方法和实例讲解

一,什么是PCB中的板级去耦呢?

板级去耦其实就是电源平面和地平面之间形成的等效电容,这些等效电容起到了去耦的作用。主要在多层板中会用到这种设计方法,因为多层板可以构造出电源层和地层,而一层板与两层板没有电源层和地层,所以设计不了板级去耦。

二,如何设计板级去耦?

多层板pcb在设计板级去耦时,为了达到最好的板级去耦效果,一般在做叠层设计时把电源层和地层设计成相邻的层。相邻的层降低了电源、地平面的分布阻抗。从平板电容的角度来分析,由电容计算公式C=εs/(4πkd)可以,两平板之间的距离d越小,电容值越大,相当于加了一个大的电解电容,相邻的层两平面的d是最小的,所以电源层和地层设计成相邻的层,可以达到最好的去耦效果。

三,实例分析

1.设计四层板时,中间两层分别是电源板和地层

“”

电源层做了很多个电源平面的分割,