抗干扰

印刷电路板的抗干扰设计原则

1. 可用串个电阻的办法，降低控制电路上下沿跳变速率。

2.  尽量让时钟信号电路周围的电势趋近于 0，用地线将时钟区圈起来，时钟线要尽量短。

3.  I/O 驱动电路尽量靠近印制板边。

4. 闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。

5. 尽量用 45°折线而不用 90°折线,  布线以减小高频信号对外的发射与耦合。

6.  时钟线垂直于I/O 线比平行于I/O 线干扰小。

7. 元件的引脚要尽量短。

8. 石英晶振下面和对噪声特别敏感的元件下面不要走线。

9. 弱信号电路、低频电路周围地线不要形成电流环路。

10.  需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。

一、 电源线布置

1. 根据电流大小，尽量调宽导线布线。

2. 电源线、地线的走向应与资料的传递方向一致。

3. 在印制板的电源输入端应接上 10~100μF 的去耦电容。

二、地线布置

1. 数字地与模拟地分开。

2. 接地线应尽量加粗，致少能通过 3 倍于印制板上的允许电流，一般应达 2~3mm。

3. 接地线应尽量构成死循环回路，这样可以减少地线电位差。

三、去耦电容配置

1. 印制板电源输入端跨接 10~100μF 的电解电容，若能大于 100μF 则更好。

2. 每个集成芯片的 Vcc 和 GND 之间跨接一个 0.01~0.1μF 的陶瓷电容。如空间不允许，可为每 4~10 个芯片配置一个 1~10μF 的钽电容。

3. 对抗噪能力弱，关断电流变化大的器件，以及 ROM、RAM，应在 Vcc 和 GND 间接去耦电容。

作者：青春

印刷电路板的抗干扰设计原则

1、可用串个电阻的办法，降低控制电路上下沿跳变速率。

2、 尽量让时钟信号电路周围的电势趋近于 0，用地线将时钟区圈起来，时钟线要尽量短。

3、 I/O 驱动电路尽量靠近印制板边。

4、闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。

5、尽量用 45°折线而不用 90°折线, 布线以减小高频信号对外的发射与耦合。

6、时钟线垂直于I/O 线比平行于I/O 线干扰小。

7、元件的引脚要尽量短。

8、石英晶振下面和对噪声特别敏感的元件下面不要走线。

9、弱信号电路、低频电路周围地线不要形成电流环路。

10、需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。

印制板上的一个过孔大约引起 0.6pF 的电容；一个集成电路本身的封装材料引起 2pF~10pF 的分布电容；一个线路板上的接插件，有 520μH 的分布电感；一个双列直插的 24 引脚集成电路插座，引入 4μH~18μH 的分布电感。

01、 电源线布置

1、根据电流大小，尽量调宽导线布线。

2、电源线、地线的走向应与资料的传递方向一致。

3、在印制板的电源输入端应接上 10~100μF 的去耦电容。

02、地线布置

1、数字地与模拟地分开。

2、接地线应尽量加粗，致少能通过 3 倍于印制板上的允许电流，一般应达 2~3mm。

3、接地线应尽量构成死循环回路，这样可以减少地线电位差。

03、去耦电容配置

1、印制板电源输入端跨接 10~100μF 的电解电容，若能大于 100μF 则更好。

2、每个集成芯片的 Vcc 和 GND 之间跨接一个 0.01~0.1μF 的陶瓷电容。如空间不允许，可为每 4~10 个芯片配置一个 1~10μF 的钽电容。

3、对抗噪能力弱，关断电流变化大的器件，以及 ROM、RAM，应在 Vcc 和 GND 间接去耦电容。

4、在单片机复位端“RESET”上配以 0.01μF 的去耦电容。

5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。