EMC

介绍

PCB层叠是决定产品EMC性能的一个重要因素。良好的层叠可以非常有效地减少来自PCB环路的辐射(差模发射)，以及连接到板上的电缆的辐射(共模发射)。

另一方面，一个不好的层叠可以大大增加这两种机制的辐射。对于板层叠的考虑，有四个因素是很重要的：

1、层数；
2、使用的层的数量和类型(电源和/或地面)；
3、层的排列秩序或顺序；
4、层间的间隔。
通常只考虑到层数。在许多情况下，其他三个因素同样重要，第四项有时甚至不为PCB设计者所知。在决定层数时，应考虑以下几点：

1、布线的信号数量和成本；
2、频率；
3、产品是否必须符合Class A或Class B发射要求？
4 、PCB是在屏蔽机壳或非屏蔽机壳中；
5 、设计团队的EMC工程专业知识。
通常只考虑第一项。实际上，所有项目都是至关重要的，应当平等地加以考虑。如果要以最少的时间和最低的成本实现优化设计，最后一项就特别重要，不应忽视。

在任何高速数字电路设计中，处理噪音和电磁干扰(EMI)都是必然的挑战。处理音视讯和通讯讯号的数字讯号处理(DSP)系统特别容易遭受这些干扰，设计时应该及早理清潜在的噪音和干扰源，并及早采取措施将这些干扰降到最小。良好的规划将减少除错阶段中的大量时间和工作反复，可节省整体设计时间和成本。

如今，最快的DSP的内部频率速率高达数GHz，而发射和接收讯号的频率高达数百 MHz。这些高速开关讯号将会产生大量的噪音和干扰，将影响系统性能并产生电平很高的EMI。而DSP系统也变得更加复杂，如具有音视讯接口、LCD和无线通讯功能，以太网络和USB控制器、电源、振荡器、驱动控制以及其它各种电路，它们都将产生噪音，也都会受到相邻组件的影响。音视讯系统中特别容易产生这些问题，因为噪音会引起微妙的性能衰减，但这几乎不会显露在离散的数据之中。

重点是要从设计开始就着手解决噪音和干扰问题。许多设计第一次都没有通过联邦通讯委员会(FCC)的电磁兼容测试。如果在早期设计中，在低噪音和低干扰设计方法上花费一些时间，就会减少后续阶段的重新设计成本和产品上市时间的延迟。因此，从设计一开始，开发工程师就应该着眼于：

随着电子产品集成度、处理器速度、开关速率和接口速率的不断提升，电子产品ESD/EMI/EMC问题日益突出，尤其是当手持电子设备向轻薄小巧方向发展而且产品功能不断增加时，它们的输入/输出端口也随之增多，导致静电放电进入系统并干扰或损坏集成电路，电路保护是最容易出现问题的部分，也是容易被忽略的问题。

在通信、消费、军工、航空航天等领域，ESD往往是引起电路失效的罪魁祸首，而过流过压保护器件选择、传导辐射电磁干扰消除、EMC测试环境等问题成为工程师在设计时的难点，这些问题该怎么解决呢？

一、电路保护从元器件选型开始

电路保护元器件通常包括过压保护器件和过流保护器件两种，工程师需要针对各种元器件的特点和不同的应用类型进行选择。电子产品中，印制电路板的密度不断提高，半导体元件和集成电路的工作电压不断降低，生产商就运用表面贴装技术、片式多层陶瓷技术、阵列技术等新技术开发小尺寸、满足小电压大电流电路保护需求的产品；可以预见，未来电子电力技术不断发展，国内外电路保护元器件生产商将继续大力研发新产品、新技术，为各个应用领域提供合适的、安全的电路保护元器件。