EMC

连载二:EMC中的基石-滤波知识大全

6、计算过滤器响应

我们可以通过使用典型分压器计算的频率相关版本来计算低通滤波器的理论行为。电阻分压器的输出表示如下:

“”

“”

RC滤波器使用等效结构,但是我们有一个电容器代替R 2。首先,我们用电容器的电抗(X C)代替R 2(在分子中)。接下来,我们需要计算总阻抗的大小并将其放在分母中。因此,我们有:

“”

电容器的电抗表示与电流的相反量,但与电阻不同,相反量取决于通过电容器的信号频率。因此,我们必须计算特定频率的电抗,我们用于此的等式如下:

连载一:EMC中的基石-滤波知识大全

让我们一起来看看处理EMC问题中最常用的手段-RC滤波。

本文介绍了滤波的概念,并详细说明了电阻 - 电容(RC)低通滤波器的用途和特性。

1、时域和频域

当我们在示波器上查看电信号时,会看到一条线,表示电压随时间的变 化。在任何特定时刻,信号只有一个电压值。我们在示波器上看到的是信号的时域表示。

典型的示波器很直观,但它也有一定的限制性,因为它不直接显示信号的频率内容。与时域表示相反,频域表示(也称为频谱)通过识别同时存在的各种频率分量来传达关于信号的信息。

EMC电磁兼容的共模干扰与差模干扰是什么,又该如何抑制呢?

一、什么是共模与差模

电器设备的电源线,电话等的通信线,与其它设备或外围设备相互交换的通讯线路,至少有两根导线,这两根导线作为往返线路输送电力或信号,在这两根导线之外通常还有第三导体,这就是"地线"。

电压和电流的变化通过导线传输时有两种形态,一种是两根导线分别做为往返线路传输,我们称之为"差模";另一种是两根导线做去路,地线做返回传输,我们称之为"共模"。

“”

如上图,蓝色信号是在两根导线内部作往返传输的,我们称之为"差模";而黄信号是在信号与地线之间传输的,我们称之为"共模"。

任何两根电源线或通信线上所存在的干扰,均可用共模干扰和差模干扰来表示:

1、共模干扰

共模干扰在导线与地(机壳)之间传输,属于非对称性干扰,它定义为任何载流导体与参考地之间的不希望有的电位差;

看这文章,让你远离EMC困扰!

第一部分 电磁骚扰的耦合机理

1、基本概念

电磁骚扰传播或耦合,通常分为两大类:即传导骚扰传播和辐射骚扰传播。通过导体传播的电磁骚扰,叫传导骚扰;通过空间传播的电磁骚扰,叫辐射骚扰。

“”

上图传染病的模型非常近似:

“”

2、 电磁骚扰的常用单位

骚扰的单位通用分贝来表示,分贝的原始定义为两个功率的比:

PCB叠层时不考虑EMC,做完只能 “太南了”

确定最佳印刷电路板布局的关键之一是了解信号返回电流的实际流动方式和方向,大多数设计人员只考虑信号电流的流向(显然是在信号迹线上),而忽略了返回电流所经过的路径。

为了解决上述问题,我们必须了解高频电流是如何在导体中流动的。

首先,最低阻抗的返回路径是在信号迹线正下方的平面上(不管这是电源还是地平面),因为这提供了最低的电感路径,这也产生了最小的电流环路面积可能。

其次,由于“集肤效应”,高频电流不能穿透导体,因此高频时导体中的所有电流都是表面电流。

这种影响将发生在所有频率超过30MHz的1盎司铜层,因此,PCB中的平面实际上是两个导体而不是一个导体。

在平面的上表面会有电流,在平面的下表面会有不同的电流或者根本没有电流。

当现有返回路径出现不连续时,就会出现严重的EMC问题。这些不连续性导致回流电流在更大的回路中流动,从而增加了电路板的辐射,增加了相邻线路之间的串扰,造成波形失真。

此外,在恒阻抗pcb板中,返回路径的不连续性会改变线路的特性阻抗。

下面讨论最常见的返回路径不连续。

应该收入囊中的PCB层叠EMC系列知识(二)

之前跟大家分享过“PCB层叠EMC系列”知识,提到了四层板和六层板,今天我们一起看看八层半和十层板。

回顾请戳链接:PCB层叠EMC系列知识

八层板

一个八层板可以用来增加两个走线层或通过增加两个平面来提高EMC性能。虽然我们看到了这两种情况的例子,但我想说的是8层板层叠的大多数用于提高EMC性能,而不是增加额外的走线层。

八层板比六层板成本增加的百分比小于从四层增加到六层的百分比,因此更容易证明成本增加是为了改善EMC性能。

因此,大多数八层板(以及我们将在这里集中讨论的所有板)由四个布线层和四个平面层组成。

八层板第一次为我们提供了机会,可以轻松地满足最初提出的五个目标。尽管有许多可能的层叠结构,但我们只讨论通过提供出色的EMC性能证明了的少数几种层叠。

如上所述,通常使用8层来提高电路板的EMC性能,而不是增加布线层的数量。

PCB层叠EMC系列知识

介绍

PCB层叠是决定产品EMC性能的一个重要因素。良好的层叠可以非常有效地减少来自PCB环路的辐射(差模发射),以及连接到板上的电缆的辐射(共模发射)。

另一方面,一个不好的层叠可以大大增加这两种机制的辐射。对于板层叠的考虑,有四个因素是很重要的:

1、层数;
2、使用的层的数量和类型(电源和/或地面);
3、层的排列秩序或顺序;
4、层间的间隔。
通常只考虑到层数。在许多情况下,其他三个因素同样重要,第四项有时甚至不为PCB设计者所知。在决定层数时,应考虑以下几点:

1、布线的信号数量和成本;
2、频率;
3、产品是否必须符合Class A或Class B发射要求?
4 、PCB是在屏蔽机壳或非屏蔽机壳中;
5 、设计团队的EMC工程专业知识。
通常只考虑第一项。实际上,所有项目都是至关重要的,应当平等地加以考虑。如果要以最少的时间和最低的成本实现优化设计,最后一项就特别重要,不应忽视。

DSP系统中的EMC和EMI的解决方案

在任何高速数字电路设计中,处理噪音和电磁干扰(EMI)都是必然的挑战。处理音视讯和通讯讯号的数字讯号处理(DSP)系统特别容易遭受这些干扰,设计时应该及早理清潜在的噪音和干扰源,并及早采取措施将这些干扰降到最小。良好的规划将减少除错阶段中的大量时间和工作反复,可节省整体设计时间和成本。

如今,最快的DSP的内部频率速率高达数GHz,而发射和接收讯号的频率高达数百 MHz。这些高速开关讯号将会产生大量的噪音和干扰,将影响系统性能并产生电平很高的EMI。而DSP系统也变得更加复杂,如具有音视讯接口、LCD和无线通讯功能,以太网络和USB控制器、电源、振荡器、驱动控制以及其它各种电路,它们都将产生噪音,也都会受到相邻组件的影响。音视讯系统中特别容易产生这些问题,因为噪音会引起微妙的性能衰减,但这几乎不会显露在离散的数据之中。

重点是要从设计开始就着手解决噪音和干扰问题。许多设计第一次都没有通过联邦通讯委员会(FCC)的电磁兼容测试。如果在早期设计中,在低噪音和低干扰设计方法上花费一些时间,就会减少后续阶段的重新设计成本和产品上市时间的延迟。因此,从设计一开始,开发工程师就应该着眼于:

设计方案分享:485接口EMC电路设计(二)

在上篇文章“设计方案分享:485接口EMC电路设计(一)”中,我们结合原理图介绍了RS485接口6KV防雷电路设计方案的内容。本文中,我们将介绍RS485接口电路布局和电路分地设计的内容。

设计方案分享:485接口EMC电路设计(一)

“”

原理图