模拟设计中噪声分析的11个误区（二）
cathy -- 周三, 07/17/2019 - 11:21
模拟设计
模拟设计中噪声分析的11个误区（一）
cathy -- 周一, 07/15/2019 - 15:15
噪声是模拟电路设计的一个核心问题，它会直接影响能从测量中提取的信息量，以及获得所需信息的经济成本。遗憾的是，关于噪声有许多混淆和误导信息，可能导致性能不佳、高成本的过度设计或资源使用效率低下。今天我们就聊聊关于模拟设计中噪声分析的11个由来已久的误区。
模拟设计的100条圣经
cathy -- 周一, 12/10/2018 - 10:03
模拟设计的100条圣经
1、Capacitors and resistors have parasitic inductance, about 0.4nH for surface mount and 4nH for a leaded component.
电阻跟电容都有寄生电感，贴片封装的大概0.4nH，插件的大概4nH。
2、Capacitors and resistors have parasitic inductance, about 0.4nH for surface mount and 4nH for a leaded component.
如果你不想通过在高带宽晶体管三个引脚中的至少两个引脚放置损耗元件的方法消除振荡.铁氧体磁珠会起到很好的作用.
3、When taking DC measurements in a circuit and they don"t make sense, suspect that something is oscillating.
对一个电路采用直流测试并且不起作用时,应该怀疑有元件在振荡