LVDS — 低压差分信号必知必会
cathy -- 周一, 02/17/2020 - 18:09随着数据传输速率越来越高,现在计算机系统中的数据传输接口基本上都串行化了,像USB、PCIe、SATA、DP等等外部总线将并行总线挤压到只剩下内存总线这个最后的堡垒。当然,就算是并行传输总线最后的倔强DDR也在不断吸收SERDES上的技术来提升自己,尤其是均衡器(Equalization,EQ)技术,在DDR5标准中,DRAM将被指定涵盖DFE(判决反馈均衡)能力。
随着信号速率的提高,在系统同步接口方式中,有几个因素限制了有效数据窗口宽度的继续增加。
-
时钟到达两个芯片的传播延时不相等(clock skew)
-
并行数据各个bit 的传播延时不相等(data skew)
-
时钟的传播延时和数据的传播延时不一致(skew between data and clock)