ADC时钟极性与启动时间
cathy -- 周四, 09/13/2018 - 13:52
根据定义，高速模数转换器(ADC)是对模拟信号进行采样的器件，因此必定有采样时钟输入。某些使用ADC的系统设计师观测到，从初始施加采样时钟的时间算起，启动要比预期慢。出人意料的是，造成此延迟的原因常常是外部施加的ADC采样时钟的启动极性错误。
许多高速ADC的采样时钟输入具有如下特性：
采样时钟
利用 500 MSPS/1GSPS DDS AD9958/AD9858 和时钟分配 IC AD9515 实现用于高性能 ADC 的低抖动采样时钟发生器
cathy -- 周二, 01/30/2018 - 15:03
电路功能与优势