PCB设计中如何改善SDRAM信号的辐射干扰话题
selina -- 周日, 06/11/2017 - 22:53某些使用外置SDRAM 的STM32应用客户反映其产品在EMC测试中,存在由于SDRAM信号导致辐射干扰超标的问题。在终端产品中如果不能用机壳屏蔽辐射干扰,那么这类问题往往需要通过修改SDRAM信号的PCB设计来解决。
这里针对SDRAM的PCB应用设计中如何改善辐射干扰问题做个概述,抛砖引玉,以供参考。
PCB设计中的SDRAM辐射干扰对策
SDRAM由于其工作在较高的频率,具有较陡的上升沿和下降沿,因此在PCB设计中有必要将其信号走线按高速信号传输线来处理,通常要注意下面的一些基本原则:
1.保持SDRAM信号的完整性
SDRAM信号的失真将进一步拓宽信号的辐射频谱,从而带来更严重的辐射问题,因此必须注意SDRAM信号完整性设计。
--- 推荐使用4层或更多层板将SDRAM信号的特性阻抗控制在50欧姆,尽可能减少过孔在SDRAM总线上的使用,保持阻抗的连续性,减少由阻抗不连续导致的信号反射;
--- SDRAM信号走线间距应遵循3W原则,两根走线中心间距尽可能保持至少3倍线宽, 可以减少因为信号间窜扰而导致的信号失真;