说说PCB元件布局限制
cathy -- 周五, 07/17/2020 - 09:27说说布板的限制吧,我曾经犯过一个错误,如图,我把EMC的Chock放置在很下边,高度不够,整个PCB板高度不够。模具是开过的,最后只能重新画PCB板。
以后各位兄弟一定要让机构工程师检查PCB板高度,正面和反面都要注意。
说说布板的限制吧,我曾经犯过一个错误,如图,我把EMC的Chock放置在很下边,高度不够,整个PCB板高度不够。模具是开过的,最后只能重新画PCB板。
以后各位兄弟一定要让机构工程师检查PCB板高度,正面和反面都要注意。
在高速PCB电路设计过程中,经常会遇到信号完整性问题,导致信号传输质量不佳甚至出错。那么如何区分高速信号和普通信号呢?
很多人觉得信号频率高的就是高速信号,实则不然。我们知道任何信号都可以由正弦信号的N次谐波来表示,而信号的最高频率或者信号带宽才是衡量信号是否是高速信号的标准。
在电子产品设计中,PCB布局布线是最重要的一步,PCB布局布线的好坏将直接影响电路的性能。
现在,虽然有很多软件可以实现PCB自动布局布线。但是随着信号频率不断提升,很多时候,工程师需要了解有关PCB布局布线的最基本的原则和技巧,才可以让自己的设计完美无缺。
某行车记录仪,测试的时候要加一个外接适配器,在机器上电运行测试时发现超标,具体频点是84MHz、144MHz、168MHz,需要分析其辐射超标产生的原因,并给出相应的对策。辐射测试数据如下:
PCB板的设计是电子工程师的必修课,而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理,还需要具备良好的信号传导性能。本文将会就PCB高速信号电路设计中的布线技巧知识,展开详细介绍和分享,希望能够对大家的工作有所帮助。
一、合理使用多层板进行PCB布线
Part.1、 什么是无卤基材
印刷电路板的抗干扰设计原则
可用串个电阻的办法,降低控制电路上下沿跳变速率。
尽量让时钟信号电路周围的电势趋近于 0,用地线将时钟区圈起来,时钟线要尽量短。
I/O 驱动电路尽量靠近印制板边。
闲置不用的门电路输出端不要悬空,闲置不用的运放正输入端要接地,负输入端接输出端。
尽量用 45°折线而不用 90°折线, 布线以减小高频信号对外的发射与耦合。
时钟线垂直于I/O 线比平行于I/O 线干扰小。
元件的引脚要尽量短。
石英晶振下面和对噪声特别敏感的元件下面不要走线。
弱信号电路、低频电路周围地线不要形成电流环路。
需要时,线路中加铁氧体高频扼流圈,分离信号、噪声、电源、地。
一、 电源线布置
根据电流大小,尽量调宽导线布线。
电源线、地线的走向应与资料的传递方向一致。
在印制板的电源输入端应接上 10~100μF 的去耦电容。
二、地线布置
数字地与模拟地分开。
接地线应尽量加粗,致少能通过 3 倍于印制板上的允许电流,一般应达 2~3mm。
接地线应尽量构成死循环回路,这样可以减少地线电位差。
三、去耦电容配置
印制板电源输入端跨接 10~100μF 的电解电容,若能大于 100μF 则更好。
每个集成芯片的 Vcc 和 GND 之间跨接一个 0.01~0.1μF 的陶瓷电容。如空间不允许,可为每 4~10 个芯片配置一个 1~10μF 的钽电容。
对抗噪能力弱,关断电流变化大的器件,以及 ROM、RAM,应在 Vcc 和 GND 间接去耦电容。
某行车记录仪,测试的时候要加一个外接适配器,在机器上电运行测试时发现超标,具体频点是84MHz、144MHz、168MHz,需要分析其辐射超标产生的原因,并给出相应的对策。辐射测试数据如下:
我们通常需要快速地估计出印刷电路板上一根走线或一个平面的电阻值,而不是进行冗繁的计算。虽然现在已有可用的印刷电路板布局与信号完整性计算程序,可以精确地计算出走线的电阻,但在设计过程中,我们有时候还是希望采取快速粗略的估计方式。