硬件电路设计之“时钟系列之“晶体””

本文主要介绍晶体的负载电容及计算方法,及其硬件设计。

1、负载电容

晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常振荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑IC输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。负载电容的大小主要影响负载谐振频率和等效负载谐振电阻。

2、计算方法

两个电容Cg、Cd(此电容称为Trim电容(Trimmer Capacitor微调电容))通过地串联又与晶振并联,并与其他杂散电容并联。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶体,负载电容不一定相同。因为石英晶体振荡器有两个谐振频率,一个是串联谐振频率(低负载电容的晶振);另一个为并联谐振频率(高负载电容的晶振)。所以,标称频率相同的晶振互换时还必须要求负载电容一致,否则会造成电器工作不正常。
一般选择Cg、Cd值要比其他杂散电容高8~10倍,来减少杂散电容影响。一般IC引脚杂散电容约为2~3pF。

“”

上式中Cd,Cg为分别接在晶振的两个脚上对地的电容,CIC(集成电路内部电容)+△C(PCB上的电容)。一般CIC+△C取2~5pF。外接Trim电容=[CL-(2~5)]*2。

“”

3、外接负载电容与振荡频率的关系

外接负载电容能够微调振荡频率,增大外接负载电容减小振荡频率,减小外接负载电容增大振荡频率。

并联方式电路中使用的晶体都要求是并联谐振模式的晶体。由于连接晶体的芯片端内部是一个线性运算放大器,将输入进行反向180度输出,由R1,C1,C2构成的π型网络提供另外的180度相位转换,同时起到限流的作用,防止反向器输出对晶振过驱动,损坏晶振。因此整个环路的相位转换为360度,满足振荡的相位条件。另一个条件是,为了适合起振和持续振荡,电路的闭环增益要求大于等于1。

和晶振串联的电阻通常用来预防晶振被过分驱动(示波器看晶体引脚波形为一清晰的正弦波,且上下限都符合时钟输入需要,则晶体未被过分驱动,如果正弦波的波峰、波谷出现削波,而使正弦波成为方波,则过分驱动了)。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀,这将引起频率的上升,并导致晶振的早期失效,又可以讲drive level调整用。用来调整drive level和发振余裕度。

电阻提供负反馈而且它会设置反相器在高增益线性区间的中间电平的偏置点。这个电阻的阻值很高,通常阻值范围是500K~2M。当波形出现削峰、畸变时,可增加反馈电阻调整。
Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体振荡的。因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向180度反馈到输入端形成负反馈,构成负反馈放大电路。电阻的作用是将电路内部的反向器加一个反馈回路,形成放大器,当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振,由于晶体的Q值非常高,因此电阻在很大的范围变化都不会影响输出频率。

在晶振输出引脚XO和晶振输入引脚XI之间并联一个电阻,对于CMOS芯片通常是数M到数十M欧之间。很多芯片的引脚内部已经包含了这个电阻,引脚外部就不用接了。这个电阻是为了使反相器在振荡初始时处于线性状态,反相器就如同一个有很大增益的放大器,以便于起振。石英晶体也连接在晶振引脚的输入和输出之间,等效为一个并联谐振回路,振荡频率应该是石英晶体的并联谐振频率。晶体旁边的两个电容接地,实际上就是电容三点式电路的分压电容,接地点就是分压点。以接地点即分压点为参考点,振荡引脚的输入和输出是反相的,但从并联谐振回路即石英晶体两端来看,形成一个正反馈以保证电路持续振荡。在芯片设计时,这两个电容就已经形成了,一般是两个容量相等的,容量大小依工艺和版图而不同,但终归是比较小,不一定适合很宽的频率范围。外接时大约是数pF到数十pF,依频率和石英晶体的特性而定。这两个电容串联的值是并联在谐振回路上的,会影响振荡频率。当两个电容量相等时,反馈系数是0.5,一般是可以满足振荡条件的,但如果不易起振或振荡不稳定可以减小输入端对地电容量,而增加输出端的值以提高反馈量。

  • 并联电阻取值影响波形的脉宽。

  • 并联电阻降低谐振阻抗,使谐振器易启动;

  • 并联电阻配合IC内部电路组成负反馈、移相,使放大器工作在线性区;

  • 串联电阻限流防止谐振器被过驱。

“”

“”

“”

晶体振荡电路设计要点:

  • 选择低串联等效电阻(ESR)的晶体,这有助于电路起振。低ESR还会提供闭环增益。

  • 通过缩短PCB的走线,减少板级的杂散电容。这对持续稳定振荡和电路起振都有帮助。

  • 尽可能将其它时钟线路、频繁切换的信号线路布置在远离晶振连接的位置。

  • 保证电路在工作时的温度和电压范围,以确保晶体起振和持续振荡。

  • 为获得最佳的效果,应该使时钟反相器的输入电平峰峰值大于40%Vdd。插装的晶体通常不能满足这个要求。

  • 多次谐波(三次或五次)的晶体,外部负载电容需要配合使用高通滤波电路。

“”

“”

实际设计时,R3电阻和C3电容为预留设计。R3电阻可帮助起振;C3电容可改善振荡信号质量。

本文转载自:硬件助手
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理。

点击这里,获取更多关于应用和技术的有关信息
点击这里,获取更多工程师博客的有关信息

最新文章