PCB板边缘的敏感线为何容易ESD干扰?
cathy -- 周四, 09/17/2020 - 17:17现象描述
某接地台式产品,对接地端子处进行测试电压为6KV的ESD接触放电测试时,系统出现复位现象。测试中尝试将接地端子与内部数字工作地相连的 Y电容断开,测试结果并未明显改善。
原因分析
现象描述
某接地台式产品,对接地端子处进行测试电压为6KV的ESD接触放电测试时,系统出现复位现象。测试中尝试将接地端子与内部数字工作地相连的 Y电容断开,测试结果并未明显改善。
原因分析
本文介绍了无线通讯基站设备中PCB之间的各种射频互连设计,详细介绍了目前市场上比较普遍的从第一代到第三代PCB板对板、板到模块及共面板间的射频同轴连接器的设计、性能和应用,为无线通讯基站设备的板间互连设计提供比较详细的参考。
关键性元件需要在PCB上设计测试点。用于焊接表面组装元件的焊盘不允许兼作检测点,必须另外设计专用的测试焊盘,以保证焊点检测和生产调试的正常进行。用于测试的焊盘尽可能的安排于PCB的同一侧面上,即便于检测,又利于降低检测所花的费用。
1.工艺设计要求
(1) 测试点距离PCB边缘需大于5mm;
(2) 测试点不可被阻焊剂或文字油墨覆盖;
(3) 测试点最好镀焊料或选用质地较软、易贯穿、不易氧化的金属,以保证可靠接地,延长探针使用寿命。
(4) 测试点需放置在元件周围1mm以外,避免探针和元件撞击;
(5) 测试点需放置在定位孔(配合测试点用来精确定位,最佳用非金属化孔,定位孔误差应在±0.05mm内)环状周围3.2mm以外;
(6) 测试点的直径不小于0.4mm,相邻测试点的间距最好在2.54mm以上,但不要小于1.27mm;
(7) 测试面不能放置高度超过6.4mm的元器件,过高的元器件将引起在线测试夹具探针对测试点的接触不良;
(8) 测试点中心至片式元件端边的距离C与SMD高度H有如下关系:SMD高度H≤3mm,C≥2mm;SMD高度H≥3mm,C≥4mm。
抗干扰问题是现代电路设计中一个很重要的环节,它直接反映了整个系统的性能和工作的可靠性。对PCB工程师来说,抗干扰设计是大家必须要掌握的重点和难点。
PCB板中干扰的存在
在实际研究中发现,PCB板的设计主要有四方面的干扰存在:电源噪声、传输线干扰、耦合和电磁干扰(EMI)。
现在很多现代的NAND闪存设备都采用了一种新型的架构,将接口、控制器和存储芯片集成到一个普通的陶瓷层中,我们称之为一体结构封装。
爬电距离:沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。
电气间隙:在两个导电零部件之间或导电零部件与设备防护界面之间测得的最短空间距离。即在保证电气性能稳定和安全的情况下,通过空气能实现绝缘的最短距离。
在日常工作中,经常有网友、朋友、学员问这种问题,PCB到底能分多少类?每一类PCB有什么特性吗?等等。下面我们一起来学习PCB所分的类。
一、LED类PCB
信号完整性
信号完整性(Signal Integrity,SI)是指信号在信号线上的质量,即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接收器,则可确定该电路具有较好的信号完整性。反之,当信号不能正常响应时,就出现了信号完整性问题。
随着PCB 尺寸要求越来越小,器件密度要求越来越高,PCB 设计的难度也越来越大。如何实现PCB 高的布通率以及缩短设计时间,在这谈谈对PCB 规划、布局和布线的设计技巧。
在开始布线之前应该对设计进行认真的分析以及对工具软件进行认真的设置,这会使设计更加符合要求。
1、确定PCB 的层数