PCB设计

PCB器件布局不是一件随心所欲的事，它有一定的规则需要大家遵守。除了通用要求外，一些特殊的器件也会有不同的布局要求。

压接器件的布局要求

1）弯/公、弯/母压接器件面的周围3mm不得有高于3mm的元器件，周围1.5mm不得有任何焊接器件；在压接器件的反面距离压接器件的插针孔中心2.5mm范围内不得有任何元器件。

2）直/公、直/母压接器件周围1mm不得有任何元器件；对直/公、直/母压接器件其背面需安装护套时，距离护套边缘1mm范围内不得布置任何元器件，不安装护套时距离压接孔2.5mm范围内不得布置任何元器件。

3）欧式连接器配合使用的接地连接器的带电插拔座，长针前端6.5mm禁布，短针2.0mm禁布。

4）2mmFB电源单PIN插针的长针，对应单板插座前端8mm禁布。

热敏器件的布局要求

1）器件布局时，热敏器件（如电解电容、晶振等）尽量远离高热器件。

随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。

问题分析

在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图一是一个0.5 pitch QFN封装的尺寸标注图。

图二是一个使用0.5mm pitch QFN封装的典型的1.6mm 板厚的6层板PCB设计：

随着工业上对新型自动化、消费者对无线设备、医疗和航空航天等领域对技术发展的需求日益增长，这些领域对PCB的需求也在不断升级。如果我们能紧跟需求，设计出更小且更复杂的电路板，便能实现PCB设计工具市场的增长。对于PCB设计人员而言，这意味着在设计方面所面临的新挑战比以往任何时候都多。

高速PCB的layout设计基于我们作为PCB设计人员已经掌握的技能。元器件的布局仍需要符合可制造性设计以及测试要求，而走线规划仍将采用行业公认的宽度和间距设计规则。然而，本文提出了我们都需要熟悉的一些更严格的高速电路相关要求和设计实践。我们将对其中部分进行详细说明，帮助您快速理解高速layout设计。

从原理图开始

本文作者：EMA Design Automation

当我们完成设计并将其送到制造厂后，如果我们的产品存在大量可制造性设计（DFM）错误，那么便会造成产品搁置。这种情况不仅令人沮丧，而且代价高昂。

在项目早期尽早考虑制造问题有助于降低成本、缩短开发时间，并确保设计顺利过渡到生产阶段。相反，若不这样做，便会造成不良后果。

凭借多年的行业经验，我们总结了7大妨碍PCB可制造性的主要DFM问题。虽然以下列出的部分内容是设计方面的最佳实践，但还有一些是由制作/制造厂提出的问题。通过在项目的设计阶段解决这些问题，我们将能够在产品到达工厂之前纠正任何可能出现的DFM错误。

所以，在将设计发送给制造商之前，我们要注意下列DFM问题，因为它们可能隐藏在我们的设计之中。

1、锐角