应用实例(1):

一种简单的三段式铅酸电池充电器控制电路

“”

一种简单的三段式铅酸电池充电器控制电路

“”

“”

本PCB文件是由上图原理(没有继电器电路)设计的12V/4A简单的三段式充电器。

“”

应用实例(2)

简单的单颗TL431限流恒压控制方法

“”

●当电流增大时TL431-1的电位被太高,从而起到现在电流的功能,因为R3的存在对输出电压进行了补偿.所以基本上可以做到限流稳压功能为一体, 具有相对的成本优势.

应用实例(3)
一种低压氙气灯电源启动电路

“”

●此电路是一个限制输出功率的半桥电路,利用电容限制电流的方法。(调节VR2可以得到不同的启动电压值,调节VR1可以得到不同的输出电流来匹配不同的低压氙气灯的搭配).

●输出两个绕组,第一个是能够提供27V30A的主绕组,第二个是能够提供140V启动电压,经过串联在整流二极管前面的电容来限制启动机电流<0.5A电流的。当开机时输出电压根据辅助绕组的反馈电压,开环状态启动绕组电压被限制到140V左右,氙气灯在高达140V电压立即启动后,由于高压绕组的串联电容存在,这个电流无法高起来。而一旦氙气灯启动,此电压被迫同步拉低到主绕组电压27V左右,因为前端互感器电流采样使得输出功率受限制,所以27V的电压不会被抬高。

●因为串联电容限制电流达到同步启动的方法使得电路必须工作在固定频率下,而输入电压范围也不能偏差太高。一般在5%范围内变化不会影响氙气灯的正常工作。

●此电路的特点就是有效解决同步启动的问题,实现自然同步比软件控制更为可靠。

●氙气灯的启动特点就是要求必须完全同步,如果电压低就无法启动。但一旦启动后电流就必须在电流上来的同时电压要降低到24V-28V,过高就会出现灯管爆炸的危险,电流低于25A就会熄灭。而熄灭后不能立即重新启动。应用这一方法得以有效且低成本的满足要求。

应用实例(4)

一种波形比较理想的变压器隔离驱动电路

“”

波形比较理想的变压器隔离驱动应用实例

“”

应用实例(5)

偏小变压器反激开关电源设计之参考建议本案例是EC-2828变压器全电压输入,输出功率60W。

“”

EC-2828变压器全电压输入,输出功率60W。

“”

●对于偏小磁芯变压器的设计:主要有磁芯Ae面积偏小的问题,将会带来初级圈数偏多的现象。可以适当提高工作频率,本案例工作频率在70KHz-75KHz。由于圈数偏多初次级的耦合将会更有利。所以VCC绕组电压在短路瞬间会上冲到比较高的状态,本案例原理图上有可控硅做过压保护功能。而后因为次级绕组的短路耦合到VCC绕组使其电压降低到IC不能启动这个过程是可以实现的。

●要做到以上特性:VCC绕组线径必须要小,我个人一般取0.17mm以下,小于0.12会很容易断。这样小的线径谈不上节约铜材,但是可以利用铜线的阻抗来代替很多设计人员习惯在VCC整流二极管上串联小阻值电阻的功能,而且这个利用线圈本身的阻抗对交流的抑制能力在本案例当中更有效,可以防止瞬间冲击而损坏后级电路的功效。

●初级与次级主绕组必须是最近相邻的绕组,这样耦合会更有利。

●开关电源在MOSFET-D端点工作时候产生的干扰是最大的(也是RCD吸收端与变压器相连的端点),在变压器绕制时建议将他绕在变压器的第一个绕组,并作为起点端,让他藏在变压器最里层,这样后面绕组铜线的屏蔽是有较好抑制干扰效果的。

●VCC绕组在计算其圈数时尽量的在IC最低工作电压乘以1.1倍作为误差值,不用考虑铜线的压降,因为启动前电流是非常小的,所以这个电阻并没有多少影响,几乎可以忽略不计。而在电路未启动之前,由于高压端启动电阻的充电,可以将VCC上电容上的电压充到IC启动的电压,一旦电路有问题一下启动不了VCC由于绕组电压的预设值偏低。电路也是不会启动的,一般表现为嗝状态。

●为何要按照IC的工作电压低端取值?因为我们次级绕组是与初级绕组相邻绕制的,耦合效果相对而言是最好的。我们做短路试验也是做次级的输出短路,因为耦合效果好,次级短路时VCC在经过短暂的上冲后会快速降低,降到IC的关闭电压时电路得到最好的保护。需要注意这个电压需要高于MOSFET饱和导通1V以上,避免驱动不足。

●还有利于降低IC本身的功耗,是否可以提高IC的寿命无法验证,但稳定性应该更高。

应用实例(6)

一种反激双路输出相对稳定的解决方案

“”

具有相对稳定输出的双路反激输出电路

“”

●这种电路一般应用于小功率电源。为了确保两个绕组的交叉调整率更好。我们需要注意一些问题。

●在本实例中,一般我们设5V为采样反馈端.如果双路采样交叉调整率可能会更差,甚至不能单独空载和独立带载问题.此方法得以解决这一问题,此方法不太适合两组电压相差遥远的应用.会多占用变压器一脚.

●反馈光耦供电用12V供电,且取样点在后级滤波电感前面更好。因为滤波电感前的波动更快的反映前端PWM的调制状态,就算TL431的开启程度是一定的,因为12V的波动可以让光耦上反馈到的电流有微小的差异,在反馈环路一定的情况下,这个光耦供电取样点的选择更有利于动态响应和调整率的平衡控制。

●12V绕组应该放在更接近于初级绕组的地方。这样更有效的确保12V的电压变化比例更小,因为我们反馈采样的是5V端,所以难控制的是12V的绕组。综合这些将可以更好的控制这两个绕组的平衡度。虽然不能做到绝对的好,但是相对的来说是有一定参考价值的。

●上页所述的样板基本可以控制到+/-5%范围的误差,属于可接受的范围,建议喜欢动手的朋友不妨试一下。

应用实例(7)

应用于功放的正负输出电源欠压式短路电压保护控制电路

“”

说明:功放电源正负双输出电压保护

●由Q1构成正电压欠压式短路保护电路
●当正电压短路时,电压降低于稳压二极管加在Q1驱动分压电阻分压后让Q1导通,即可送出保护信号。
●由Q2构成负电压欠压式短路保护电路
●当负电压短路时,电压升高至串联于Q2基极上稳压二极管,使Q2截止时,Q2集电极上的电压信号经过D2即可送出保护信号。
●Q3是作为保护的指示灯驱动电路。
●这个电路在实际应用中需要做到对供电的VCC在正负电压从开机到启动正常这段过程的延时,否则开机时就有保护信号,导致无法正常开机。如果需要锁死可以用输出保护信号驱动一个由三极管构成的可控硅锁死电路来实现。

“”

具有正负双输出电压保护的功放电源PCB

“”

应用实例(8)

用LM358实现LED输出端限流稳压PWM调光控制

“”

●此例应用是将PWM信号直接加在电流采样信号上,通过调节PWM的宽度来调制过电流保护信号的时间,而起到调节限制电流的功能的。

●需要注意的事情是PWM需要倒相输入,就是说占空比越小的时候LED上施加的电流越大。占空比越大时LED电流越小。

应用实例(9)

一款带带功率因数补偿的50W LED驱动电路

“”

带功率因数补偿的50W LED驱动PCB

“”

文章来源:百度文库
作者:刘旭明

围观 13

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。

在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。以下是一些常见的防范措施。
  
*尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层线。
  
*对于双面PCB来说,要采用紧密交织的电源和地栅格。电源线紧靠地线,在垂直和水平线或填充区之间,要尽可能多地连接。一面的栅格尺寸小于等于60mm,如果可能,栅格尺寸应小于13mm。
  
*确保每一个电路尽可能紧凑。
  
*尽可能将所有连接器都放在一边。
  
*在每一层的机箱地和电路地之间,要设置相同的“隔离区”;如果可能,保持间隔距离为0.64mm。
  
*PCB装配时,不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
  
*如果可能,将电源线从卡的中央引入,并远离容易直接遭受ESD影响的区域。
  
*在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上,要放置宽的机箱地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起。
  
*在卡的边缘上放置安装孔,安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。
  
*在卡的顶层和底层靠近安装孔的位置,每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处,在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开,以保持开路,或用磁珠/高频电容的跳接。
  
*如果电路板不会放入金属机箱或者屏蔽装置中,在电路板的顶层和底层机箱地线上不能涂阻焊剂,这样它们可以作为ESD电弧的放电极。
  
*要以下列方式在电路周围设置一个环形地:
  
(1)除边缘连接器以及机箱地以外,在整个外围四周放上环形地通路。
  
(2)确保所有层的环形地宽度大于2.5mm。
  
(3)每隔13mm用过孔将环形地连接起来。
  
(4)将环形地与多层电路的公共地连接到一起。
  
(5)对安装在金属机箱或者屏蔽装置里的双面板来说,应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地,环形地上不能涂阻焊剂,以便该环形地可以充当ESD的放电棒,在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙,这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。
  
*在能被ESD直接击中的区域,每一个信号线附近都要布一条地线。
  
*I/O电路要尽可能靠近对应的连接器。
  
*对易受ESD影响的电路,应该放在靠近电路中心的区域,这样其他电路可以为它们提供一定的屏蔽作用。
  
*通常在接收端放置瞬态保护器。用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其他部分。
  
*通常在接收端放置串联的电阻和磁珠,而对那些易被ESD击中的电缆驱动器,也可以考虑在驱动端放置串联的电阻或磁珠。
  
*在连接器处或者离接收电路25mm的范围内,要放置滤波电容。
  
(1)用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度,最好小于3倍宽度)。
  
(2)信号线和地线先连接到电容再连接到接收电路。
  
*要确保信号线尽可能短。
  
*信号线的长度大于300mm时,一定要平行布一条地线。
  
*确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每隔几厘米便要调换信号线和地线的位置来减小环路面积。
  
*从网络的中心位置驱动信号进入多个接收电路。
  
*在可能的情况下,要用地填充未使用的区域,每隔60mm距离将所有层的填充地连接起来。
  
*确保电源和地之间的环路面积尽可能小,在靠近集成电路芯片每一个电源管脚的地方放置一个高频电容。
  
*在距离每一个连接器80mm范围以内放置一个高频旁路电容。
  
*复位线、中断信号线或者边沿触发信号线不能布置在靠近PCB边沿的地方。
  
*确保在任意大的地填充区(大约大于25mm×6mm)的两个相反端点位置处要与地连接。
  
*电源或地平面上开口长度超过8mm时,要用窄的线将开口的两侧连接起来。
  
*将安装孔同电路公地连接在一起,或者将它们隔离开来。
  
(1)金属支架必须和金属屏蔽装置或者机箱一起使用时,要采用一个零欧姆电阻实现连接。
  
(2)确定安装孔大小来实现金属或者塑料支架的可靠安装,在安装孔顶层和底层上要采用大焊盘,底层焊盘上不能采用阻焊剂,并确保底层焊盘不采用波峰焊工艺进行焊接。
  
*不能将受保护的信号线和不受保护的信号线并行排列。
  
*要特别注意复位、中断和控制信号线的布线。
  
(1)要采用高频滤波。
  
(2)远离输入和输出电路。
  
(3)远离电路板边缘。
  
*PCB要插入机箱内,不要安装在开口位置或者内部接缝处。
  
*要注意磁珠下、焊盘之间和可能接触到磁珠的信号线的布线。有些磁珠导电性能相当好,可能会产生意想不到的导电路径。
  
*如果一个机箱或者主板要内装几个电路板,应该将对静电最敏感的电路板放在最中间。

本文转载自: OFweek电子工程网
转载地址:http://ee.ofweek.com/2016-12/ART-11000-2813-30074783.html
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 19

去耦和旁路电容的选择

由于存在自谐频率(SRF),现实中电容的有效频率范围是有限的。可以从制造商处获得SRF,但有时候必须通过直接测量进行特征分析。SRF以上时,电容呈现感性,因此不具备去耦或旁路功能。如果需要宽带去耦,标准做法是使用多个(电容值)增大的电容,全部并联。小电容的SRF一般较大(例如,0.2pF、0402 SMT封装电容的SRF = 14GHz),大电容的SRF一般较小(例如,相同封装2pF电容的SRF = 4GHz)。表2所列为典型配置。

表2. 电容的有效频率范围

“”

*有效频率范围的低端定义为低于5Ω容抗。

旁路电容布局考虑事项

由于电源线必须为交流地,最大程度减小交流地回路的寄生电感非常重要。元件布局或摆放方向可能会引起寄生电感,例如去耦电容的地方向。旁路电容有两种摆放方法,分别如图10和图11所示:

“图10.
图10. 该配置下,旁路电容和相关过孔的总占位面积最小

“图11.
图11. 该配置要求较大的PCB面积

这种配置下,将顶层上的VCC焊盘连接至内层电源区域(层)的过孔可能妨碍交流地电流回路,强制形成较长的回路,造成寄生电感较高。流入VCC引脚的任何交流电流都通过旁路电容,到达其接地侧,然后返回至内接地层。这种配置下,旁路电容和相关过孔的总占位面积最小。

另外一种配置下,交流地回路不受电源区域过孔的限制。一般而言,这种配置要求的PCB面积稍大。

短路器连接元件的接地

对于短路器连接(接地)的元件(例如电源去耦电容),推荐做法是每个元件使用至少两个接地过孔(图12),这可降低过孔寄生电感的影响。短路连接元件组可使用过孔接地“孤岛”。

“图12.
图12. 每个元件使用至少两个接地过孔可降低过孔寄生电感的影响

IC接地区域(“焊盘”)

大多数IC要求在元件正下方的元件层(PCB的顶层或底层)上的实心接地区域。该接地区域将承载直流和射频回流,通过PCB流向分配的接地区域。该元件“接地焊盘”的第二功能是提供散热器,所以焊盘应在PCB设计规则允许的情况下包括最大数量的过孔。下图所示的例子中,在射频IC正下方的中间接地区域(元件层上)安装有5 × 5过孔阵列(图13)。在其它布局考虑允许的情况下,应使用最大数量的过孔。这些过孔是理想的通孔(穿透整个PCB)。这些过孔必须电镀。如果可能,使用导热胶填充过孔,以提高散热性能(在电镀过孔之后、最后电镀电路板之前填充导热胶)。

“图13.
图13. 在射频IC正下方的中间接地区域上安放5 × 5过孔阵列

相关阅读:
RF和混合信号PCB的一般布局指南(一)
RF和混合信号PCB的一般布局指南(二)

本文转载自:吴川斌的博客
转载地址:http://www.mr-wu.cn/rf-and-mixed-signal-pcb-layout-guide/
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 9

传输线弯角补偿

由于布线约束而要求传输线弯曲时(改变方向),使用的弯曲半径应至少为中间导体宽度的3倍。也就是说:

弯曲半径 ≥ 3 × (线宽)

这将弯角的特征阻抗变化降至最小。

如果不可能实现逐渐弯曲,可将传输线进行直角弯曲(非曲线),见图6。然而,必须对此进行补偿,以减小通过弯曲点时本地有效线宽增大引起的阻抗突变。标准补偿方法为角斜接,如下图所示。最佳的微带直角斜接由杜维尔和詹姆斯(Douville and James)公式给出:

“”

杜维尔和詹姆斯(Douville and James)公式式中,M为斜接与非斜接弯角之比(%)。该公式与介电常数无关,受约束条件为w/h ≥ 0.25。

其它传输线可采用类似的方法。如果对正确补偿方法存在任何不确定性,并且设计要求高性能传输线,则应利用电磁仿真器对弯角建模。

“图6.
图6. 如果不可能实现逐渐弯曲,可将传输线进行直角弯曲

传输线的换层

如果布局约束要求将传输线换至不同的电路板层,建议每条传输线至少使用两个过孔,将过孔电感负载降至最小。一对过孔将传输电感有效减小50%,应该使用与传输线宽相当的最大直径过孔。例如,对于15-mil微带线,过孔直径(抛光镀层直径)应为15 mil至18 mil。如果空间不允许使用大过孔,则应使用三个直径较小的过渡过孔。

信号线隔离

必须小心防止信号线之间的意外耦合。以下是潜在耦合及预防措施的示例:

  • 射频传输线:传输线之间的距离应该尽量大,不应该在长距离范围内彼此接近。彼此间隔越小、平行走线距离越长,平行微带线之间的耦合越大。不同层上的走线应该有接地区域将其保持分开。承载高功率的传输线应尽量远离其它传输线。接地的共面波导提供优异的线间隔离。小PCB上射频线之间的隔离优于大约-45dB是不现实的。
  • 高速数字信号线:这些信号线应独立布置在与射频信号线不同的电路板层上,以防止耦合。数字噪声(来自于时钟、PLL等)会耦合到RF信号线,进而调制到射频载波。或者,有些情况下,数字噪声会被上变频/下变频。
  • VCC/电源线:这些线应布置在专用层上。应该在主VCC分配节点以及VCC分支安装适当的去耦/旁路电容。必须根据射频IC的总体频率响应以及时钟和PLL引起的数字噪声的预期频率分布选择旁路电容。这些走线也应与射频线保持隔离,后者将发射较大的射频功率。

接地区域

如果第1层用于射频元件和传输线,建议在第2层使用实心(连续)接地区域。对于带状线和偏移带状线,中间导体上、下要求接地区域。这些区域不得共用也不得分配给信号或电源网络,而必须全部分配给地。有时候受设计条件限制,某一层上有局部接地区域,则必须位于全部射频元件和传输线下方。接地区域不得在传输线下方断开。

应在PCB的RF部分的不同层之间布置大量的接地过孔。这有助于防止接地电流回路造成寄生接地电感增大。过孔也有助于防止PCB上射频信号线与其它信号线的交叉耦合。

电源层和接地层的特殊考虑事项

对于分配给系统电源(直流电源)和接地的电路板层,必须考虑元件的回路电流。总的原则是避免将信号线布置在电源层和接地层之间的电路板层上。

“图7.
图7. 不正确的电路板层分配:电源层和接地层上的接地电流回路之间有信号层。偏压线噪声会耦合到信号层

“图8.
图8. 较好的电路板层分配:电源层和接地层之间没有信号层

电源(偏压)走线和电源去耦

如果元件有多个电源连接,常见做法是采用“星”型配置的电源布线(图9)。在星型配置的“根”节点安装较大的去耦电容(几十µF),在每个分支上安装较小的电容。这些小电容的值取决于射频IC的工作频率及其具体功能(即级间与主电源去耦)。下图所示为一个示例。

“图9.
图9. 如果元件有多个电源连接,电源布线可采用星型配置

相对于连接至相同电源网络的所有引脚串联的配置,“星”型配置避免了长接地回路。长接地回路将引起寄生电感,会造成意外的反馈环路。电源去耦的关键考虑事项是必须将直流电源连接在电气上定义为交流地。

相关阅读:
RF和混合信号PCB的一般布局指南(一)

本文转载自:吴川斌的博客
转载地址:http://www.mr-wu.cn/rf-and-mixed-signal-pcb-layout-guide/
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 11

本应用笔记提供关于射频(RF)印刷电路板(PCB)设计和布局的指导及建议,包括关于混合信号应用的一些讨论,例如相同PCB上的数字、模拟和射频元件。内容按主题进行组织,提供“最佳实践”指南,应结合所有其它设计和制造指南加以应用,这些指南可能适用于特定的元件、PCB制造商以及材料。

“”

射频传输线

许多Maxim射频元件要求阻抗受控的传输线,将射频功率传输至PCB上的IC引脚(或从其传输功率)。这些传输线可在外层(顶层或底层)实现或埋在内层。关于这些传输线的指南包括讨论微带线、带状线、共面波导(地)以及特征阻抗。也介绍传输线弯角补偿,以及传输线的换层。

微带线

这种类型的传输线包括固定宽度金属走线(导体)以及(相邻层)正下方的接地区域。例如,第1层(顶部金属)上的走线要求在第2层上有实心接地区域(图1)。走线的宽度、电介质层的厚度以及电介质的类型决定特征阻抗(通常为50Ω或75Ω)。

“图1.
图1. 微带线示例(立体图)

带状线

这种线包括内层固定宽度的走线,和上方和下方的接地区域。导体可位于接地区域中间(图2)或具有一定偏移(图3)。这种方法适合内层的射频走线。

“图2.
图2. 带状线(端视图)。

“图3.
图3. 偏移带状线。带状线的一种变体,适用于层厚度不相同的PCB(端视图)。

共面波导(接地)

共面波导提供邻近射频线之间以及其它信号线之间较好的隔离(端视图)。这种介质包括中间导体以及两侧和下方的接地区域(图4)。

“图4.
图4. 共面波导提供邻近射频线以及其它信号线之间较好的隔离

建议在共面波导的两侧安装过孔“栅栏”,如图5所示。该顶视图提供了在中间导体每侧的顶部金属接地区域安装一排接地过孔的示例。顶层上引起的回路电流被短路至下方的接地层。

“图5.
图5. 建议在共面波导的两侧安装过孔栅栏

特征阻抗有多种计算工具(老wu推荐通过 PCB特征阻抗计算神器Polar SI9000安装及破解指南 下载阻抗计算工具)可用于正确设置信号导体线宽,以实现目标阻抗。然而,在输入电路板层的介电常数时应小心。典型PCB外基板层包含的玻璃纤维成分小于内层,所以介电常数较低。例如,FR4材质介电常数一般为εR = 4.2,而外基板(半固化板)层一般为εR = 3.8。下边的例子仅供参考,其中金属厚度为1oz铜(1.4 mils、0.036mm)。

表1. 特征阻抗示例

“”

本文转载自:吴川斌的博客
转载地址:http://www.mr-wu.cn/rf-and-mixed-signal-pcb-layout-guide/
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 18

单片机中如果没有了晶振会怎么样?

在上一篇的《单片机中如果没有了晶振会怎么样?》一文中,小编着重讲解的是石英晶振在单片机中的重要性,然而,作为一种精密的频率元件,单片机中的晶振却很容易出现问题,轻微的碰撞都可能导致晶振损坏,因此,遇到单片机晶振不起振是很常见的一种现象。小编的几个做单片机的客户也就这方面问题咨询过,今天小编就单片机晶振经常遇到的问题及处理方法为大家做一个简单的介绍。

晶振不起振的原因分析

首先,我们分析引起单片机晶振不起振的原因有哪些。

1、PCB布线错误,现在的PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合组成的。因此,PCB布线的时候可能出现问题导致晶振不起振;

2、单片机或晶振的质量问题;

3、负载二极管或匹配电容与晶振不匹配或者电容质量有问题;

4、PCB板受潮,导致阻抗失配而不能起振;

5、晶振电路的走线过长或两脚之间有走线导致晶振不起振,通常我们在PCB布线时晶振电路的走线应尽量短且尽可能靠近振荡器,严禁在晶振两脚间走线;

6、晶振受外围电路的影响而不起振。

“”

其他要特别注意的问题分析!

1、晶振的选型,选择合适的晶振对单片机来说非常重要,我们在选择晶振的时候至少必须考虑谐振频点、负载电容、激励功率、温度特性长期稳定性等参数。合适的晶振才能确保单片机能够正常工作。

2、电容引起的晶振不稳定,晶振电路中的电容C1和C2两个电容对晶振的稳定性有很大影响,每一种晶振都有各自的特性,所以我们必须按晶振生产商所提供的数值选择外部元器件。通常在许可范围内,C1,C2值越低越好,C值偏大虽有利于振荡器的稳定,但将会增加起振时间。一般情况下我们使得C2值大于C1值,这样可使得上电时加快晶振起振。

3、单片机晶振被过分驱动引起的问题,晶振被过分驱动会渐渐损耗晶振的接触电镀从而引起晶振频率的上升。我们可用一台示波器来检测,OSC,输出脚,如果检测一非常清晰的正弦波且正弦波的上限值和下限值都符合时钟输入需要,则晶振未被过分驱动,相反,如果正弦波形的波峰,波谷两端被削平,而使波形成为方形,则晶振被过分驱动,这时就需要用电阻RS来防止晶振被过分驱动,判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻,从0开始慢慢调高,一直到正弦波不再被削平为止,通过此办法就可以找到最接近的电阻RS值。

4、画PCB的时候,要求晶振离它的放大电路(IC管脚)越近越好。这是由于晶振的输出能力有限,它仅仅输出以毫瓦为单位的电能量。在IC(集成电路)内部,通过放大器将这个信号放大几百倍甚至上千倍才能正常使用。晶振和IC间一般是通过铜走线相连的,这根走线可以看成一段电容或数段导线,导线在切割磁力线的时候会产生电流,导线越长,产生的电流越强。

晶振好比是单片机的心脏!我们都知道,单片机晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振,便于各部分保持同步。不同型号的单片机使用的石英晶振型号及频率也可能是不一样的。单片机中的晶振若是出了问题,单片机也就无法正常工作了。因此,若是发现你的单片机无法正常工作,很大程度上可能是晶振问题造成的。

本文转载自:张飞实战电子
转载地址:https://mp.weixin.qq.com/s/0U3_0aXu3JXtQtNs_L2YQg
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 14

1. SI问题的成因
  
SI问题最常见的是反射,我们知道PCB传输线有“特征阻抗”属性,当互连链路中不同部分的“特征阻抗”不匹配时,就会出现反射现象。
  
SI反射问题在信号波形上的表征就是:上冲/下冲/振铃 等。
  
下图所示是一个典型的高速信号互连链路,信号传输路径包括:

①发送端芯片(封装与PCB过孔)
②子卡PCB走线
③子卡连接器
④背板PCB走线
⑤对侧子卡连接器
⑥对侧子卡PCB走线
⑦AC耦合电容⑧接收端芯片(封装与PCB过孔)

“”
图1 典型高速信号互连链路

可以看出,实际电子产品的高速信号互连链路是比较复杂的,而且通常在不同部件连接点处是会产生阻抗失配的问题、从而造成信号的发射。
  
高速互连链路常见的阻抗不连续点:
  
(1) 芯片封装:通常芯片封装基板内的PCB走线线宽会比普通PCB板细很多,阻抗控制不容易;
  
(2) PCB过孔:PCB过孔通常为容性效应,特征阻抗偏低,PCB设计最应该关注与优化;
  
(3) 连接器:连接器内铜互连链路的设计要同时受到机械可靠性与电气性能的双重影响,在两者之间寻求平衡;
  
PCB走线反而一般情况下阻抗控制比其他互连部件更容易,重点关注层叠设计、板材选择,但通常PCB加工板厂的阻抗控制公差为10%,要达到5~8%的阻抗公差控制往往需要花费更高的加工成本。
  
2. 传输线反射基础理论
  
当驱动器加信号到传输线时,信号的幅度依赖于驱动器的电压与电阻和传输线阻抗。驱动器上的初始电压通过自身电阻和传输线阻抗的分压来控制。
  
下图描绘了加在长的传输线上的初始波形,初始的电压Vi传送到传输线上直到到达末端,Vi的幅度通过驱动器电阻和传输线阻抗的分压来决定:

“”
图2 信号波形在长传输线的传播

如果传输线的末端端接一个阻抗,而且这个阻抗与线的阻抗精确的匹配,那么幅度为Vi的信号将被端接到地,电压Vi将仍保持在线上直到信号源转换。在这种情况下Vi是dc稳态值。否则,如果传输线的末端的阻抗不是线的特征阻抗,信号的一部分端接到地,信号的其余部分将被反射到传输线回到源。反射回的信号的量通过反射系数决定,反射系数由确定的点的反射电压和输入电压的比决定。这个点定义为传输线上阻抗不连续。阻抗不连续可以是不同特征阻抗的传输线的一部分,也可以是端接电阻或者是到芯片缓冲器上的输入阻抗。

反射系数的计算:

“”

其中Z0为传输线标准阻抗,Zt为传输线上某个不连续点的阻抗。

等式假设信号在特征阻抗为Z0的传输线上传送遇到了不连续的阻抗Zt。注意如果Z0=Zt,反射系数为0,意味着没有反射。Z0= Zt这种情况就称为匹配的端接。
  
如下图所示当输入波形遇到端接Zt,信号的一部分Viρ被反射回源端并且加在输入波形上,整个输入信号波形幅度为Viρ+Vi。反射的部分可能从源产生另一个反射,反射和逆反射一直持续直到传输线稳定。

“”
图3 阻抗不匹配情况下的信号反射

当传输线完全匹配、短路、开路时的反射系数如下图所示:

“”
图4 (a)端接(b)短路(c)开路 三种情况下的反射系数

  
在实际应用的互连链路中,理想的传输线是不存在的,也不可能存在完全匹配,因此信号的反射是必然存在的,设计的关键在于如何把互连链路中的各个部件阻抗差距尽量缩小,从而减小反射信号幅度、避免多级反射对信号质量造成致命影响。

本文转载自:OFweek电子工程网
转载地址:http://ee.ofweek.com/2016-10/ART-11000-2808-30048343_2.html
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 14

随着半导体技术和深压微米工艺的不断发展,IC的开关速度目前已经从几十M H z增加到几百M H z,甚至达到几GH z。在高速PCB设计中,工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、串扰等信号完整性问题。本文将探讨它们的形成原因、计算方法以及如何采用Allegro中的IBIS仿真方法解决这些问题。1信号完整性定义信号完整性(Signal Integrity,简称SI)指的是信号线上的信号质量。信号完整性差不是由单一因素造成的,而是由板级设计中多种因素共同引起的。破坏信号完整性的原因包括反射、振铃、地弹、串扰等。随着信号工作频率的不断提高,信号完整性问题已经成为高速PCB工程师关注的焦点。2反射2.1反射的形成和计算传输线上的阻抗不连续会导致信号反射,当源端与负载端阻抗不匹配时,负载将一部分电压反射回源端。差分线传输信号解决了不少问题。

什么是差分信号? 通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对线就称为差分线。差分线阻抗怎么算?各种差分信号的阻抗都不一样的,比如USB的D+ D-,差分线阻抗是90ohm,1394的差分线是110ohm,最好先看看规格书或者相关资料。现在已经有很多计算阻抗工具,比如polar的si9000,影响差分阻抗的因素有线宽、差分线间距、介质介电常数、介质的厚度(差分线到参考面之间的介质厚度),一般是调整差分线间距和线宽来控制差分阻抗的。做板的时候也要跟厂家说明哪些线要控制阻抗。一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲,所有电压信号都是差分的,因为一个电压只能是相对于另一个电压而言的。在某些系统里,系统'地'被用作电压基准点。当'地'当作电压测量基准时,这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。

差分信号的第一个好处是,因为你在控制'基准'电压,所以能够很容易地识别小信号。在一个地做基准,单端信号方案的系统里,测量信号的精确值依赖系统内'地'的一致性。信号源和信号接收器距离越远,他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与'地'的精确值无关,而在某一范围内。

差分信号的第二个好处是,它对外部电磁干扰(EMI)是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然PADS中PADSLOGIC电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外,差分信号比单端信号生成的 EMI 还要少。

差分信号的第三个好处是,时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。目前流行的 LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。

差分可以不考虑串扰的,因为他们的串扰结果在最后的接受时会抵消.另外,差分要平衡走线,平行只是平衡的一部分而已.

我觉得差分对的耦合还是应该要的,对于单线匹配,虽然理论上很成熟,但是实际PCB 的线路还是有5%左右的误差(一份材料上的,我没自己做过)。另一方面,差分线可以看作一个自回路系统,或者说它的两根信号线上的信号是相关的。耦合过松,可能会引起不同来自别处的干扰,而对于有些接口电路来说,Allegro培训差分对的等长正是控制线路延迟的重要因素。所以,我觉得还是应该将差分线紧耦合的。

对于目前大多数高速PCB 板来说,保持很好的耦合是有利的

但是希望大家不要误认为耦合是差分对的必要条件,这样有的时候反而限制了设计的思路。

做高速设计或分析的时候,不光要知道大多数人是怎么做的,更要了解别人为什么这样做,然后在别人的经验基础上进行理解和改进,不断锻炼自己创造性思维能力

匹配是需要的,但匹配原因不是反射,而是降低串绕干扰程度,如果降低和采用匹配方式有关,如果串电阻,则没有效果,但如果采用接地或者接电源的端接匹配方式,则由于因为两条线的线阻抗降低而使串绕降低…

对于 PCB LAYOUT工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过 Layout 的人都会了解差分走线的一般要求,pcb设计那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要是为了保证两者差分阻抗一致,减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。 差分走线也可以走在不同的信号层中,但一般不建议这种走法,因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果,引入共模噪声。此外,如果相邻两层耦合不够紧密的话,会降低差分走线抵抗噪声的能力,但如果能保持和周围走线适当的间距,串扰就不是个问题。在一般频率(GHz 以下),EMI 也不会是很严重的问题,实验表明,相距 500Mils 的差分走线,在3 米之外的辐射能量衰减已经达到 60dB,足以满足 FCC 的电磁辐射标准,所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。但所有这些规则都不是用来生搬硬套的,不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下 PCB 差分信号设计中几个常见的误区。

认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合,既可以提高对噪声的免疫力,还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的,但不是绝对的,如果能保证让它们得到充分的屏蔽,不受外界干扰,那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢?增大与其它信号走线的间距是最基本的途径之一,电磁场能量是随着距离呈平方关系递减的,一般线间距超过4 倍线宽时,它们之间的干扰就极其微弱了,基本可以忽略。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G 以上)IC 封装PCB 设计中经常会用采用,被称为 CPW 结构,可以保证严格的差分阻抗控制(2Z0).

认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑,或者对高速信号传输的机理认识还不够深入。差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径,其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,那一种就成为主要的回流通路.在 PCB 电路设计中,一般差分走线之间的耦合较小,往往只占 10~20%的耦合度,更多的还是对地的耦合,所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候,无参考平面的区域,差分走线之间的耦合才会提供主要的回流通路,尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重,但还是会降低差分信号的质量,增加 EMI,要尽量避免。也有些设计人员认为,可以去掉差分走线下方的参考平面,以抑制差分传输中的部分共模信号,但从理论上看这种做法是不可取的,阻抗如何控制?不给共模信号提供地阻抗回路,势必会造成 EMI 辐射,这种做法弊大于利。

认为保持等间距比匹配线长更重要。在实际的 PCB 布线中,往往不能同时满足差分设计的要求。由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当的绕线才能达到线长匹配的目的,但带来的结果必然是差分对的部分区域无法平行.PCB 差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用进行灵活处理。

本文转载自:21ic
转载地址:http://www.21ic.com/app/eda/201711/744686.htm
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 7

PCB板,就是常说的印制板。在我校,把印制板翻成电原理图,作为一项基本功的教学训练,并取名叫驳图。在修理过程中,正确识别PCB是关键的一步。对于电子技术人员来说,要掌握的基本功较多,正确识别电原理图和印制板,是其中重要的一环。

现在的PCB板由于技术的成熟,可以做成单面板、双面板、多层板等。对于我们来说,多层板的识别很难。因此,这里的驳图,主要指识别单面板和双面板。

为此应首先了解元件的布局、元件的功能和单元电路功能的划分等。从大局出发进行分析、把握,做一些准备工作。

1。认清单元电路功能。就识别PCB印制板而言,认清单元电路能完成什么功能,对驳图来说是非常关键的。在电原理的学习中,符合一定功能的单元,可以用方框来表示。因此在驳图中是按反向分析识别方框。比如要识别该印制板是彩电主板?是电磁灶控制板?是节能日光灯控制板?还是电瓶车充电器控制板?等等。再比如局部地说要识别是单管放大电路,还是桥式整流电路,是集成功放电路,还是自激振荡电路等等。

2认清PCB板上芯片或元件的型号。识出芯片的型号后,可以对照该芯片的典型应用电路图进行参考驳图。比如功放块TDA2616;彩电解码块LA76810;场扫描集成块LA7841;开关稳压电源控制块;单片机芯片89C2051等等。如果读出来的芯片型号平时没有见过,也可以上网去查,在网上把它的DATASHEET技术文档中的典型应用原理图,仔细阅读一遍,然后对比PCB板,绘制出该芯片的周边电路元件标号。可以很快理清该芯片的印制板电路。

3.平时多掌握一些元器件的封装形式。常见的封装有TO-92、TO-220等,三极管的三个脚分别是E、B、C。小功率塑封装一般是TO-92,识别口诀是:“上平下圆脚朝己,从左到右E、B、C”(也有个别例外)。TO-220塑封三极管识别口诀是:“竖看字面脚朝下,从左到右B、C、E。”场效应管三个脚分别是D、C、S。T0-220塑封场效应管识别口诀是:“竖看字面脚朝下,从左到右C、D、S。可控硅三只脚单向为A、G、K,双向为T1(A1)、G、T2(A2),引脚与封装对应情况如图1所示。

“”

此外还应抓住核心元件,以核心元件的供电和信号输入输出作为识别PCB的出发点来进行驳图。通常核心元件无非是三极管、场效应管、可控硅和集成电路芯片。这些核心元件是有源器件,须供电才能工作。因此合理地找出电源和地线走线是非常重要的。NPN三极管高电位为C极,PNP三极管为E极,场效应管高电位一般为D极。可控硅高电位为A,集成芯片供电脚可查资料。地线一般是位于边沿、且面积较粗的铜箔,中间位置的地线常与散热片连接(也有特别,最好用万用表电阻挡测量判断)。在分析供电时,应从高电位出发,到地线为止。每一条供电线路中,最高电位处,一般带有一个大的滤波电容,可作为判断的依据。至于信号的输入输出,应按三极管的共集放大电路、共基放大电路、共射放大电路等来对待。场效应管和可控硅的控制极为G极,也就是通常三极管的的B极。场效应管和可控硅的G极是小信号输入的位置,三极管的C极,场效管的D极作为信号的输出位置。可控硅没有信号的输出极。集成电路芯片的输入、输出可参考它的技术文档进行判别。

“”

识别PCB印制板时,应抓住先走静态线路,然后再分析动态线路的原则。备上万用表,检查线路的连接情况。一般来说;电阻、二极管、电感等应属静态线路中的元件,电容为动态线路中的元件。驳图时应先避开电容等动态线路元件,而先把核心元件的静态偏置电路元件进行理清,这样识别PCB电路的思路较为清楚,原理图绘制也合乎逻辑。

平时应勤学苦练,由易入难,善于总结,驳图其实很容易。图2为一印制板图。

首先分析一下本块印制板。它是单片板,电源部分位于板右上方,从集成电路7805可以看出,D1-D4四个二板管构成桥式整流电路,7805三端稳压输出供给后级电路工作。核心电路是主控芯片AT89C2051单片机,S1—S6构成键盘输入电路,LED2为一数码管构成显示电路,IC3构成报警电路。

“”

“”

弄清大局后,再逐一进行绘制,绘制的电路如图3、图4所示。

本文转载自:21IC
转载地址:http://www.21ic.com/app/eda/201711/744293.htm
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 3

页面