如果PCB的地较多,有SGND、AGND、GND,等等,就要根据PCB板面位置的不同,分别以最主要的“地”作为基准参考来独立覆铜,即是将地连接在一起。

“”

一般铺铜有几个方面原因

1、EMC.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如 PGND 起到防护作用。

2、PCB 工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的PCB 板层铺铜。

3、信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。当然还有散热,特殊器件安装要求铺铜等等原因。

一、铺铜的一大好处是降低地线阻抗(所谓抗干扰也有很大一部分是地线阻抗降低带来的)数字电路中存在大量尖峰脉冲电流,因此降低地线阻抗显得更有必要一些,普遍认为对于全由数字器件组成的电路应该大面积铺地,而对于模拟电路,铺铜所形成的地线环路反而会引起电磁耦合干扰得不偿失(高频电路例外)。因此,并不是是个电路都要普铜的(BTW:网状铺铜比整块整块的铺性能要好)

二、电路铺铜的意义在于:

1、铺铜和地线相连,这样可以减小回路面积2、大面积的铺铜相当于降低了地线的电阻,减小了压降从这两点上来说,不管是数字地,或模拟地都应该铺铜以增加抗干扰的能力,而且在高频的时候还应该把数字地和模拟地分开来铺铜,然后用单点相连,该单点可以用导线在一个磁环上绕几圈,然后相连。不过如果频率不算太高的话,或者仪器的工作条件不恶劣的话,可以相对放宽些。晶振在电路中可以算做一个高频发射源,你可以在周围铺铜,然后将晶振的外壳接地,这样会好一点。

三、铺铜的整块与网格有什么区别?

具体的来分析一下大概有3种作用:

1、 美观
2、 抑制噪声
3、为了减少高频干扰(在电路版上的理由)

根据走线的准则:电源跟地层尽可能走宽,为什么还要加网格啊?不是跟原理不符合吗?如果从高频的角度来看的话,更是不对了。在高频布线时最忌讳的就是尖锐的走线,在电源层有n多的90度则问题多多。其实为什么那样做完全是工艺的要求:看看那种手工焊的有没有那样画,几乎没有;你看到有这样画的,肯定上面有表帖芯片的那时,因为在贴片的时候有一种工艺叫波峰焊,他要对板子局部加热,如果全铺铜的话,2面的比热系数不一样,板子就翘起来,而板子一翘起来问题就来了,在上钢罩(也是工艺的需要)对芯片的pin很容易出错,废品率就直线上去了。其实这个做法也是有缺点的:在我们现在的腐蚀工艺下:菲林很容易粘在上面这样的话,在后面强酸工程中,那个点可能腐蚀不了,废品也不少,但是只有的话,只是板子坏了而上面是芯片跟板子一起完蛋!从这个角度来看的话,你懂为什么要那样画了吗?当然了,也有的表贴的没有加网格,从产品的一致性的角度来看问题的话,可能有2种情况:

1、他的腐蚀工艺很好;

2 、他不用波峰焊而是采用了更高级的回炉焊,但是这样的话,整个流水线的投资要上去3-5倍。

本文转载自:电子工程世界网
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 14

开关耐压与漏电要求

当开关电源的输入、输出电压交流超过36V, 直流超过42V 时,需要考虑触电问题。安规规定:任何两个可触及件或任何一个可触及件与电源的一极间漏电不要超过 及件与电源的一极间漏电不要超过0.7mAp 或直流 2mA。

输入电压为开关电源220V时,其冷热地之间的爬电距离不能小于6mm,两端口线间的间距必须大于3mm。

开关变压器的初次级之间的耐压要求使用交流3000v,设定漏电流为10mA。进行1分钟的测试,其漏电流必须小于10mA.

开关电源的输入端对地(外壳)的耐压使用交流1500V,设定漏电流为10mA,进行1分钟的耐压测试,其漏电流必须小于10mA。

开关电源的输出端对地(外壳)的耐压使用直流500V,设定漏电流为10mA,进行1分钟的耐压测试,其漏电流必须小于10mA。

开关安全爬电距离要求

两线中的一次侧和二次侧安全距离:6mm,加1mm开槽也要4.5mm。

三线中的一次侧和二次侧安全距离:6mm,加1mm开槽也要4.5mm。

保险丝两铜箔之间安全距离>2.5mm。加1mm开槽也要1.5mm。

L—N,L—GND,N—GND.之间的距离大于3.5mm。

初级滤波电容脚间距>4mm。

初次级间安全距离>6mm。

开关电源PCB布线要求

铜箔与铜箔之间:0.5mm

铜箔与焊点之间:0.75mm

焊点与焊点之间:1.0mm

铜箔与板边之间:0.25mm

孔边与孔边之间:1.0mm

孔边与板边之间:1.0mm

铜箔线宽>0.3mm。

转弯角度45°

平行线之间布线时要求等间距。

开关电源安全要求

从安规的元件中找出安规要求保险丝,其两个焊盘间的爬电距离>3.0mm(min)。在发生后级短路后,要在安规电容X,Y。其考虑耐压和容许的漏电流。在亚热带环境中其设备的漏电流要<0.7mA,工作在温带环境中的设备漏电流要<0.35mA,一般的Y电容要不大于4700pF。容量>0.1uF的X电容要加泄放电阻。在正常工作的设备掉电后,其插头间的电压在1秒内的电压值不大于42V。

开关电源保护要求

在开关电源总输出功率大于15W时,应进行短路测试。

输出端短路时,电路内不能发生有过热、起火,或者燃烧时间在3内。

相邻线路之间距离小于0.2mm时,可认为是短路。

电解电容应进行短路实验,此时因为电解电容很容易失效,在进行短路测试应注意器件,防止起火。

两种不同性质的金属不能作为接插件,因为会产生电腐蚀。

焊点与元件引脚的接触面积要大于元件引脚的横截面积。否则被认为是虚焊。

图解说明

“”

“”

影响开关电源的器件-电解电容

电解电容是开关电源中最不安全和对开关电源平均无故障工作时间MBTF影响最大的器件。

电解电容使用一段时间之后,电容量会减小,纹波电压会增大,所以很容易发热失效。

大功率电解电容发热失效时,经常会引起爆炸,因此,直径大于10mm的电解电容,要具有防爆功能。具有防爆功能的电解电容是在电容器外壳的顶部开十字槽,并在引脚的底部还要留排气孔。

电容器的使用寿命主要由电容器内部的温度来决定,而电容器的温升主要与纹波电流与纹波电压大小有关,因此,一般电解电容器给出的最大纹波电流和纹波电压参数,都是在特定工作温度(85℃或105℃)和特定使用寿命(2000小时)条件下的纹波电流值,即:在此最大纹波电流和纹波电压的条件下,电解电容器的寿命只有2000个小时。当要求电容器的使用寿命大于2000小时以上时,需按下式来设计电容器的使用寿命。

下面是根据著名的阿列纽斯理论得出的电解电容使用寿命计算公式:

“”

式中:

L:实际使用平均寿命;

L b :最大工作温度下的基本寿命 ,一般为2000小时(要查阅资料);

T max :最大工作温度,一般为85℃或105℃;

T a :实际环境温度;

T h :寿命折半所需之温度量,一般为10℃或12℃;

ΔT jo :加上最大额定波纹电流后,电容器的内部温升与电容器的封装结构有关,取值范围:3.5~10℃

ΔT j :加入实际波纹电流后,电容内部的温升。

其中:

“”

式中:

F:频率系数 ,频率系数在产品目录或规格书中列出,一般定义工作频率为120Hz或100kHz时F=1,其它工作频率时,F大于或小于1;

Io :最高工作温度时的额定波纹电流 ;

I:实际波纹电流 。

根据上面公式计算结果,电解电容器的温度每升高10℃~12℃,电解电容寿命就会降低一半。例如,如果要求电解电容器的使用寿命达到5万小时,则电解电容器的最高工作温度就不要超过55℃ 。

本文转载自:电源研发精英圈
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 42

要想保持印制电路板信号完整性,就应该采用能使印制线阻抗得到精确匹配的层间互连(通孔)这样一种独特方法。 随着数据通信速度提高到3Gbps以上,信号完整性对于数据传输的顺利进行至关重要。电路板设计人员试图消除高速信号路径上的每一个阻抗失配,因为这些阻抗失配

要想保持印制电路板信号完整性,就应该采用能使印制线阻抗得到精确匹配的层间互连(通孔)这样一种独特方法。

随着数据通信速度提高到3Gbps以上,信号完整性对于数据传输的顺利进行至关重要。电路板设计人员试图消除高速信号路径上的每一个阻抗失配,因为这些阻抗失配会产生信号抖动并降低数据眼的张开程度——从而不仅缩短数据传输的最大距离,而且还将诸如SONET(同步光网络)或XAUI(10Gb附属单元接口)等通用抖动规范的余量降到最低程度。

由于印刷电路板上的信号密度的提高,就需要更多的信号传输层,而且通过层间互连(通孔)实现传输也是不可避免的。过去,通孔代表一种产生信号失真的重要来源,因为其阻抗通常大约为25~35Ω。这么大的阻抗不连续性会使数据眼图的张开程度降低3dB,并会依据数据速率大小而产生大量的抖动。结果,电路板设计人员要么尝试避免在高速线路上使用通孔,要么尝试采用新技术,例如镗孔或盲孔。这些方法虽然有用,但却会增加复杂度并大大提高电路板成本。

可以利用一种新的“类似同轴的”通孔结构来避免标准通孔出现的严重阻抗失配问题。这种结构以一种特殊的配置将接地通孔放置在信号通孔四周。采用这种技术设计的通孔在TDR(时域反射计)曲线上显示阻抗不连续性低于4%(50±2Ω)和信号质量有所改善。这种新方法产生一个阻抗可调的垂直通道。开发人员利用信号线在中心的简单同轴模型产生这种通孔结构;四周的接地屏蔽产生一个均匀分布的阻抗。四个在中心信号通孔四周排成一圈的接地通孔取代了均匀的接地屏蔽(图1)。因为这四个外通孔都连接到印制电路板接地或VDD(电源),所以它们携带电荷,而且其中每一个通孔与信号通孔之间形成电容。电容量的计算取决于通孔直径、介电常数以及信号通孔和接地通孔之间的距离。中心通孔的间隙(凹缘)“触及”外层通孔,所以电容量沿垂直通道均匀分布——防止每一电源平面和接地平面的电容量急剧增加。外侧的接地通孔为信号返回电流提供路径,并在信号通孔和接地通孔之间形成一个电感回路。

“图1
图1 印制电路板层间互连设计的新技术提供可预测的路径阻抗和改进的信号完整性。

你可以利用简单的公式(参考文献1)计算出由一个接地通孔与信号通孔形成的电容量和电感量。计算时,你可以假定这两个通孔实质上是两根直径相同的导线。D为通孔的直径,a为信号通孔和接地通孔之间的中心距。一对通孔的电感L的计算公式为:“”

一对通孔的电容C计算公式为:“”

因为主要由5个通孔构成的垂直通道是均匀的,因此一对通孔的的阻抗Z的计算公式为:“”

公式1计算了标准双线系统的电容量。改进的通孔结构增加了三个额外的接地通孔,所以信号通孔中的正电荷量保持不变,但所有的负电荷则均匀地分布在四个接地通孔上。因此,改进的通孔结构的总电容量大约与双线系统的总电容相同。但是,这种通孔模型的电感量则是双线系统电感量的四分之一,因为信号通孔与四个接地通孔之间构成了四个并联的电感回路,从而通孔的阻抗Z为:“”

试验人员在从60密耳厚的6层电路板到130密耳厚的16层电路板上使用FR4 polyclad 370、Getec和Rogers电路板材料,对这种通孔结构进行了测试。他们利用TDR测量和基于CST(计算机仿真技术)的3-D场测定仪验证了计算所得的通孔阻抗。他们推导的公式预示无论电路板的厚度如何,阻抗都格外地好(±2Ω),因为通孔的阻抗公式与电路板厚度无关。表1将计算获得的6层62密耳FR4测试电路板(er=4.1)的阻抗与TDR测量结果和基于CST的Microwave Studio 3-D场测定仪仿真所得的阻抗值进行了比较。计算所得的通孔阻抗与测量结果的误差在±2Ω之内。

“图2
图2 黄色波形表示具有常规通孔的通道的TDR曲线。

绿色波形表示具有阻抗受控通孔的通道的TDR曲线。 TDR曲线是确定通孔阻抗或信号通道上其它不连续性的一种好方法。图2示出了在测试板的两个几乎相同的通道上测得的TDR曲线。唯一的差别是,一个通道具有直径为14.5密耳、凹缘(间隙)为10密耳的常规通孔,而另一个通道

曲线是确定通孔阻抗或信号通道上其它不连续性的一种好方法。图2示出了在测试板的两个几乎相同的通道上测得的TDR曲线。唯一的差别是,一个通道具有直径为14.5密耳、凹缘(间隙)为10密耳的常规通孔,而另一个通道则具有直径为14.5密耳、中心距离为41密耳的改进型通孔结构。TDR曲线表明,SMA连接器的阻抗失配在两种情况下都是相同的。受控阻抗通孔的阻抗大约为52Ω,而常规通孔的阻抗为48~54Ω。常规通孔的阻抗匹配比改进型通孔结构的要差。但是,对于常规通孔来说,匹配还是不错的,而且,根据这一TDR曲线,你应当预计到信号失真很小。

“图3
图3 这种S21曲线示出了用绿色表示的阻抗受控通孔和用黄色表示的常规通孔。

TDR测量的一个缺点是,测量结果是与设备上升时间相关的。它没有显示离散频率不连续性的频率响应。一种验证和比较通孔阻抗失配的更好方法是观察网络分析仪的S21散射参数。S21曲线示出了特定频率的信号是如何通过传输线通道的而其它频率的信号是如何被反射或衰减的。图3示出了TDR测量中两个通道的S21曲线。两个通道是相同的,唯一的差别是一个通道具有改进型通孔结构(绿色曲线),而另一个通道具有常规通孔(黄色曲线)。这种改进型通孔结构表明频率响应极好,第一谐振出现在大约10 GHz处。另一方面,常规通孔表明,即使阻抗失配很小,在整个频率段内仍有多重反射。这些反射导致信号在某些频率比其它频率衰减得更大,因而进一步降低了高速信号的质量。

“图4
图4 试验人员开发了一块既有标准通孔又有改进的阻抗通孔的测试电路板,用以测量信号性能。

在这块测试板上,SMA连接器和通孔之间的距离大约为1.4英寸,这相当于S21曲线上清晰可见的大约2.35 GHz频率(利用公式2)。虽然非对称通道不连续性的频率响应可能略微不同,但是通道都被设计成对称的。引起黄色常规通孔曲线上其它反射的主要是信号返回电流路径。

因为常规通孔不为信号返回电流提供路径,所以信号返回电流要走与常规通孔最近的最小电感量的路径。信号返回电流流过SMA连接器的接地通孔,并流过相邻通道的接地通孔结构。因为信号返回电流走最近的路径,所以正如你所预料的,S21曲线上的谐振频率约为5 GHz(0.7英寸),而不是4.2 GHz(0.8英寸)。此外,信号返回电流从该SMA的接地通孔流到远端SMA连接器(一条大约1.6英寸长的电流路径),从而在大约2 GHz时引起另一个谐振(公式3和4)。你可以在S21曲线上清晰地观察到返回电流引起的这两种现象。 下列公式可以计算出具有常规通孔的通道的谐振频率:

“”

你根据S21测量可以得出的第一个结论是,谐振频率与传输线上阻抗不连续性的位置有很大关系。这样说并不意味着你应该将通孔置放在靠近发射器或连接器的地方,以便使阻抗失配出现在大于10 GHz的频率上。不幸的是,这种方法实际上只是在接收器处阻抗完美匹配时才有效。否则,接收器处将出现一个反射信号,而且在最靠近发射器的通孔处将出现另一个反射信号。这些反射信号导致从接收器到通孔再到接收器的距离很长,这又进而转换成一个很低的谐振频率。

根据S21测量得出的第二个结论是信号返回电流会产生大量的反射。S21测量示出了两个几乎相同、只是信号返回路径不同的通道及其略有差别的阻抗失配。S21曲线表明,常规

通孔在没有这条很近的返回路径时会产生较多的反射,因为信号返回电流走的是距离最近的、电感量最小的路径,即使相差一英寸,也会引起谐振。

“图5
图5 一组对阻抗受控通孔(a)和常规通孔(b)的电流密度进行比较的曲线,表明返回电流流过一定距离的附加接地通孔。

信号返回电流可能流过相邻电源平面和接地平面的内平面电容,但是那种电容通常很小,只有高频才能通过。在大多数情况下,信号返回电流流过连接信号印制线各参考层的最近的通孔。那些返回电流通孔可能远离实际信号通孔很远。为了验证这一效应,试验人员将一个接地通孔放置在离常规通孔大约100密耳的地方,然后绘制阻抗受控通孔的电流密度以及常规通孔的电流密度。很明显,大部分返回电流流过了一定距离之外的附加接地通孔。这种返回电流的额外距离导致出现在S21曲线中的各种反射。

“图6
图6 比特流的数据眼图曲线表明,常规通孔(黄色曲线)衰减多个频率,导致眼图和上升时间分别比阻抗受控通孔(绿色曲线)的小和慢。

在你考察具有很宽频谱的实际数据信号,如PRBS(伪随机比特流)图时,宽带反射的影响变得更加明显。为了说明这种影响,试验人员以3.125 Gbps速率在两个通道中传送一个27–1 PRBS图,并记录输出波形。两个通道都只有2.8英寸长,但通孔的影响清晰可见。常规通孔(黄色曲线)衰减多个频率,结果使其数据眼图上升时间分别比阻抗受控通孔的(绿色曲线)小和慢。

最后,阻抗失配应该尽可能小。即使是最小的失配也会出现在S21曲线的一个离散频率上并影响信号质量。你只要满足诸如间隔、印制线宽度和焊区宽度等重要设计参数,就可最大程度提高阻抗受控通孔的性能。例如,信号通孔的凹缘(或者间隙)大小非常关键。它必须至少是信号通孔和接地通孔之间的距离a与通孔直径D之差,这样信号通孔凹缘才能触及接地通孔。否则,接地层、电源层或者两者上的金属就会与信号通孔靠得太近,产生不希望的额外电容,从而使通孔阻抗降低到低于计算所得的50Ω。

同样,将顶层或底层微带线与内层微带线连接起来的每一个通孔都会产生一根短截线。当短截线长度小于信号上升时间时,该短截线就几乎察觉不到。如果短截线长度比较长,就会引起可观的信号失真。例如,一根40密耳长的短截线在信号上升时间约为50ps、信号速率为3.125Gbps的系统中具有大约14ps的信号运行长度。在最坏的情况下,短截线的长度为某个重要频率的四分之一波长,因此短截线对该频率来说是短路的,从而使原始信号消失。

上面几个公式都假定信号通孔和接地通孔的直径是相同的。如要使用不同的直径,你就必须修改电容量公式。设计人员应该根据所连接的印制线宽度选择通孔直径。如果印制线比通孔小得多,那么从50Ω印制线到通孔焊区的过渡就会引起不希望有的阻抗不连续性。设计人员还应该考虑接地通孔与所连接印制线之间的距离。当接地通孔与印制线的间隔小于印制线与参考层之间的距离,产生额外印制线电容,进而使印制线阻抗降低到小于50Ω时,这就会成为一个问题。例如,在测试板上,信号印制线与接地通孔之间的距离大约为11密耳,而印制线在接地参考层上方大约10密耳。

“”

另一个重要的设计考虑因素是焊区大小,因为每一个连接印制线的通孔都需要一个焊区。该焊区应该尽可能小,因为从焊区到接地通孔的距离小于从信号通孔到接地通孔的距离。由于这些焊区的缘故,使距离缩短,电容增大,进而使总阻抗降低。

在一个典型的设计中,并非总有四个接地通孔。只要返回电流有一条通过一只附近的旁路电容器从VDD到地的路径,该通孔结构和电源通孔一起就具有同样好的性能。

例如,现在来考虑在具有1毫米栅格的BGA输出引脚内包含这种通孔结构的电路板。由于是固定输出引脚,所以你只可以将两个外通孔接地;而将另外两个通孔连接到VDD。这种通孔结构之所以性能良好,乃是因为你还可以将SMD旁路电容器连接在BGA内的VDD与地之间。

你也可以将这种通孔结构用于差分信号。差分信号可以共用两个外通孔,节省电路板空间。德州仪器公司在其XAUI收发器的评估电路板上采用了这种方法,因为这种电路板的BGA内空间有限。对于阻抗受控通孔来说,层间间隔的大小无关紧要,因为形成电容的是接地通孔,而不是金属层。但是,常规通孔取决于层间电容。因此,即使电路板的厚度没有变化,你也必须为不同的层堆叠专门设计通孔。

参考文献

1. Pozar, David M, Microwave Engineering, Second Edition, John Wiley & Sons Inc, 1998, pg 62.

本文转载自:百度文库
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 25

将PCB原理图传递给版图(layout)设计时需要考虑的六件事。提到的所有例子都是用Multisim设计环境开发的,不过在使用不同的EDA工具时相同的概念同样适用哦!

“”

初始原理图传递

通过网表文件将原理图传递到版图环境的过程中还会传递器件信息、网表、版图信息和初始的走线宽度设置。

下面是为版图设计阶段准备的一些推荐步骤:

1.将栅格和单位设置为合适的值。为了对元器件和走线实现更加精细的布局控制,可以将器件栅格、敷铜栅格、过孔栅格和SMD栅格设计为1mil.

2.将电路板外框空白区和过孔设成要求的值。PCB制造商对盲孔和埋孔设置可能有特定的最小值或标称推荐值。

3.根据PCB制造商能力设置相应的焊盘/过孔参数。大多数PCB制造商都能支持钻孔直径为10mil和焊盘直径为20mil的较小过孔。

4.根据要求设置设计规则。

5.为常用层设置定制的快捷键,以便在布线时能快速切换层(和创建过孔)。

处理原理图传递过程中的错误

在原理图传递过程中常见的一种错误是不存在或不正确的封装指配。需要注意的是:

如果原理图中有个器件没有封装,会弹出一条告警消息,指示虚拟元件无法被导出。在这种情况下,没有默认的封装信息会传递到版图,元件将从版图中简单地删除掉。

如果封装传递过去了,但不能正确匹配有效的封装形状,那么在传递过程中也会产生指示失配的告警消息。

在原理图中纠正封装分配,或为任何器件创建一个有效的封装。纠正后再执行前向标注步骤,以更新和同步设计信息。

通过标注更新设计

标注是将设计更改从原理图传递到版图或从版图传递到原理图的过程。后向标注(版图到原理图)和前向标注(原理图到版图)是保持设计准确的关键。

为了保护已经完成的工作,需要在任何重要的前向或反向标注步骤之前进行当前版本原理图和版图文件的备份和存档。

不要试图在原理图和版图中同时进行更改。只对设计的一个部分进行更改(要么是原理图,要么是版图),然后执行正确的标注步骤以同步设计数据。

给器件重新编号

器件重新编号是指把PCB上的元件以特定顺序重新编号的一个功能。参考标号应该按PCB上面从上往下、从左到右的方向排序。这样可以在装配、测试和查错过程中更加容易定位板上的器件位置。

处理最后一刻的器件或网表更改

最后一刻的PCB器件或网表更改是不可取的,但有时因为器件可用性问题或检测到最后一刻设计错误而不得不为之。如果需要更改的是元件或网表,那应该在原理图中做,然后通过正向标注到版图工具。下面是一些技巧:

1.如果在版图设计开始之后增加一个新的器件(如开漏输出上增加一个上拉电阻),那就从原理图中给设计增加电阻和网络。在经过正向标注后,电阻将作为一个未布局的元件显示在电路板外框外,同时显示飞线指示连接网络。接下来将元件移到电路板外框内,并进行正常的布线。

2.后向标注与参考标号更改可以很好地协同工作,比如后版图重新编号。

通过高亮选择定位器件

在PCB布局过程中,可以在原理图中浏览特定的元件或走线的一种方法是使用‘高亮选择’功能。这个功能可以让你选择一个元件或一条走线(或多个对象),然后查看它们在原理图中的位置。

这个功能在匹配旁路电容和它们对应的IC连接时尤其有用。反过来,也可以在浏览原理图时定位版图中的特定元件或走线。

本文转载自:与非网
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 31

作者: Mythink

1、什么是噪声

日常我们说的噪声是——“除了我想听到的声音”以外的声音,就是噪声。比如我想听A君讲话,但是B和C君在旁边喋喋不休,他们两说的话是“我不想听到的声音”,那么他们两个的声音就是噪声。

而在电路中,噪声是指:“我不想得到的电压或电流波形”。

例如:我们想要的信号是1V-vpp 1KHz的正弦波。但是假设电路中同时存在10KHz的0.1Vpp的干扰的存在,而且这个干扰在某个环节“偷偷混进”了1KHz的波形中。导致最终我们看到的信号不是1V-vpp 1KHz的信号,而是1V-vpp 1KHz与0.1Vpp 10KHz波形的叠加。那么,这个0.1Vpp 10KHz的波形就是我们在电路所说的“噪声”(因为它不是我们得到的波形)。

2、数字信号线上的噪声

数字信号上的噪声,可分2种情况

2.1、信号本身产生的噪声干扰自己。

理想状态下,AC模块发出的波形1和在BD模块接收到的波形2是一样的。都是干净的方波,这种情况下,BD肯定能够正常识别波形。

“图2-1”
图2-1

但是现实中,导线的特征如图2-2所示,不可避免地存在电阻R1、等效电感L1、分布电容C1,由于电感和电容的“谐振效应”,使实际波形振铃。可以看到,AC发出的波形是干净的正弦波,但是BD接收端的波形却是在信号边缘有过冲、振铃的波形。如下图中的F1处,当振铃幅度比较大时,那么高电平周期内有可能被误认为再次产生了低电平。所以,在较长的导线中,由于存在传输线效应,波形本身的存在的振铃对自己造成干扰——即:信号产生的的噪声干扰了自己。

不过,在频率较低的情况下,一般不会出现该情况。

“图2-2”
图2-2

2.2、波形受到其他噪声的干扰

如图2-3,当PCB上EG与CD这两根信号线长距离平行走线时,2线间等效电容耦合效应较强。

“图2-3”
图2-3

等效电路如图2-4所示。

当将E、G设置为“高阻输入状态,那么在EG这条PCB线上将很可能出现类似图中虚线的波形。当E、G有一端为输出、另一端为输入,那么耦合的波形将会大大减小(甚至在示波器上见不得波形),但是耦合干扰依然存在。假设E、G是一条音频输入线,那么经过功放放大后,喇叭输出时将会听到非常明显的噪声!

这是平行走线造成分布电容较大,使信号线受到其他噪声干扰的形式。当然,信号还可能通过产生地噪声来干扰另外的电路,这个此处不再详解。

“图2-4”
图2-4

3、地线上的数字噪声从何而来?

3.1、理想状态,无地噪声可言

理想状态下,由于导线没有任何分布参数(导线电阻、感抗、分布电容),故当开关S2闭合时,A、E两点不存在任何电压差。那么从物理角度上看,地线上的任何位置间电势差为零。当地线任意点都是零电位时,地线上无干扰可言。

“图3-1”
图3-1

3.2、实际地线上不同的位置存在电势差,这是地线干扰的原因

实际所有能看到的PCB中,连接电池与用电器的导线存在电阻,等效电路如下图3-2所示。R2代表电源正端与用电器间的电阻,R6代表电池地与用电器的地引脚间的连接。(实际上这些导线的电阻没有那么大,但是为了形象说明问题,特意用夸张的方法来表示说明。)

假设VCC=10V、RL=50R,当S1开关闭合时,由于电源内阻、导线电阻的存在,图3-2中RL间的电压只有 1/2 VCC,而不是VCC ! 同样是地线,但若以A点为0电势参考点势,则A点电压为0、E点电压为1,地线上存在电势差!

试想下,假如这个电势差不是一个固定的值将是什么状况?3.3将分析!

“图3-2”
图3-2

3.3、数字电路工作时地线上产生噪声

当把上面的图2-2的RL换成数字电路模块,如图3-3所示。当0时刻,该数字模块有1千万的门电路是“接通”的,假设等效为S5接了R13;而1时刻,该数字电路有2千万的门电路是“接通”的,假设等效为S5接了R12。

那么,假设VCC=10V、以A点为0电势参考点时。由电阻分压原理得:0时刻,E点电压约为:Ve = 0.67V;1时刻,E点电压为:Ve = 1V。

当开关S5不断地交替接通R12和R13时,E点电压就不断地在0.67V和1V这两个状态跳变!

可见,A点、E点同样是地线上的两个点,仅由于A、E间的铜箔存在电阻,在数字电路工作情况下,地线间居然有 1-0.67 = 0.33V的和开关频率相同的方波!这个方波将干扰到所有连接到E接地点的元件,这就是“地线数字干扰”!这种干扰波形在电子学中称为“地噪声”。

哦!原来地噪声是这么产生的!

“图3-3”
图3-3

3.4、将地线上的交流噪声“干掉”(减小)

实际应用中,往往地线上的交流噪声对整个电路系统影响非常大,而固定的地线电位差却影响较小。所以我们会思考:假如有一个方法,将图3-3中产生的地线交流噪声“干掉”,那该多好啊!

天随人愿,真有这种办法!如图3-4,在数字电路的电源与地就近接一个电容。那么情况变成怎样?分析如下:

假设开关变化非常非常慢!那么,0时刻,Vc6 = 6.67V,Ve=0.67V;1时刻,Vc6 = 5V,Ve = 1V。

假设开关在“0”和“1”的这两个状态的时间是相等的,且开关切换非常非常快,以至于无穷快!那么由于C6的电压不可突变,Vc6保持Vc6 = (6.67 + 5)/ 2 = 5.835V不变!而Ve则保持Ve = (10 – 5.835)/(30 + 10 + 10)*10 = 0.833V不变!

所有C6使E点的交流地噪声消失了,固定的电势差!

C6的作用是在妙不可言!

“图3-4”
图3-4

4、数字芯片工作时,产生数字噪声的走向

读了本节,你将会知道:地线上噪声电流的分布情况、为何芯片电源端加电感或磁珠隔离。

4.1什么是传导噪声

任何外部造成的噪声不外乎两种情况。一是噪声信号通过导线传导过来,例如后面提到的“共阻干扰”;二是噪声信号通过空间辐射的形式干扰到我们的电路。

我们本节将要讨论的是:通过地线、电源线等PCB上的导线传导过来的干扰信号引起的噪声,在这里我们叫它为传导噪声。

传导噪声其实也就是电信号,可能主要表现为电压信号,也可能主要表现为电流信号。要知道它将跑去哪里,必须得先弄清“它有什么喜好特征”?

做电子的人必须清楚,电信号的特征是:无论何时何地,电信号任一时刻都将往阻力最小的地方跑!

有了这个常识,很多问题都可以分析了!

4.2、直流地线信号电流分布

要了解交流地噪声的走向,得先从最简单的直流电路中的地线电流分布入手。

如图4-1,R11是负载,假设R11的地与电池端在PCB上有两条走线(实际的PCB上,地线与PCB板接电池的接地点往往有很多条地线相连)。R10等效于电池内阻,R8等效于电源正极导线电阻,R15和R16分别代表两条地线电阻。

思考:直流状态下,经过负载R11的电流在R15 和 R16这两条导线上如何分配的呢?

如果R15=R16=0,那么我也不知道电流如何分配。但是,大自然的神奇之处在于:通过让每根导线都有“电阻”这个特性,从而让电流自动分配在导线上。

图4-1用夸张的方式设定R15=R16=10R。那么通过分压原理,可以求得出E点电压为Ve,然后:R15的电流=Ve/(R15的电阻),同理可得R16电流。而Ir15 + Ir16 = Irl !所以电流在每条PCB线上的分布比较明显了。

实际上,我们不知道每条PCB线的电阻,因为它的电阻小到用万用表最小的档位也测不准。但是,同一块PCB的铜皮厚度是相等的,那么导线的电阻必定与铜平的宽度成反比、与其长度成正比。我们只要知道地线铜皮的宽度、长度比值,就可以知道每条地线直流电流的分布情况。知道地线电流分布,将利用地噪声分析。

“图4-1”
图4-1

4.3、单负载情况下,交流电源噪声的走向与危害

4.3.1、单负载无去耦电容电路

如图4-2,该电路中,红色框内代表数字电路芯片在工作(等效于S5不断切换)。可见由于其电源端没有电源去耦电容,所以在D、E点产生的电压波动(噪声)将毫不保留地通过R7、R14传向电池端,最终,整电路都有很大的电源噪声、地噪声。(实际上,还会造成整个环路的电磁辐射)

“图4-2”
图4-2

当图4-2的VCC=10V,开关频率等于1MHz时,数字电路两端将产生1MHz的噪声方波。其电路等效于图4-3:等效于信号源分别向D点、E点发送如图中右端所示的2个1MHz的方波信号!这2个1MHz的方波将严重干扰整个电路网络!

“图4-3”
图4-3

4.3.2、单负载有去耦电容电路

实际上,为了减小1MHz对整个电路的干扰,我们在D、E点间加入去耦电容C7。如图4-4所示。那么,这个电容的作用是什么?

“图4-4”
图4-4

其等效电路分析如下(注意,该等效电路不是非常准确,但是能说出大致原理,精确的模型请读者在技术上进阶后自行思考分析)

由于C的容抗为:Zc=1/(2πfc),故对于电源和地的1MHz的噪声而言,等效为图4-5的R34。由于R34的阻抗远远小于(R32 + R33 + R35),而“噪声信号源”(即:图中的数字电路模块)又有相当大的“内阻”,所以会产生2个效果:1、“噪声信号源”的大部分能量将通过R34,从而大部分噪声能量通过图中的“(1)”环路构成较小的环流路径而消失掉,这部分能量虽然强,但是不会干扰“(1)”以外的电路;只有小部分能量“逃出”“(1)”环路,以较弱的能量干扰其他电路。2、“噪声信号源”的1MHz方波干扰将不复存在,将被C7滤成图中实线表示的类似正弦波的变化平滑的波形。

这样的好处是:1、环路面积减小,高频的辐射能量减轻,EMC干扰将大大减小;2、方波干扰变成正弦波干扰,其高次谐波分量将大大减小,所以其干扰能力也大大减弱!

哈哈,太和谐了!

现在,你是否明白了:为什么数字芯片电源端一般要得接一个电源去耦电容?

“图4-5”
图4-5

4.4、多负载情况下,电源端交流噪声的走向与隔离

借鉴上面单负载情况下的数字电路噪声分析,那么多负载情况下的交流电源噪声就变得更加容易了。

如图4-6,这个电路中有芯片1和芯片2两个电路系统。现在先以芯片2产生的数字干扰噪声进行分析。

很多讲解PCB布线的书都提到“减小环路面积”,很大部分意思是减小图4-6中“(1)”的环路面积。但是实际情况下,数字芯片2产生的噪声还会有图示“(2)和(3)”的噪声环流路径。“(2)和(3)”环流路径的危害是:增加了环路面积,从而加大电磁辐射(由法拉第电磁感应定律可知 磁通量与环路面积成正比)。

本来,假如没有数字芯片1的去耦电容C8,“(3)”这条回流是不存在的。可惜,加上了C8后,使芯片2的环路面积增大,即使电源纹波的幅度被C8滤得更小,但是由于环路的增大,也有可能增加整个系统的电磁辐射!

可见,多加电容不一定能够减轻干扰,不恰当的去耦电容会在电路中扮演一个“吃力不讨好”的角色——加重干扰!(当然在一般的数字电路中极少会出现加多电容,然后加大辐射的情况,这里只是从单面板的原理性推论。在双面板中,由于有了“参考地”,所以情况又不太一样。)

但是,在如图的电路中,由于有2个芯片同时工作,任何一个芯片不加去耦电容都会造成“依靠另一个芯片的去耦电容作为电源纹波的回流路径”,这样干扰反而会更大。

所以我们不得不思考——如何能够满足:既让多个芯片同时工作,又不会产生图中“(3)”这种回流路径?

“图4-6”
图4-6

如下图4-7,因为要隔掉交流纹波信号,如图总在C11附近加上L3,可以把交流隔离掉,从而大大减小“(2)和(3)”这种环流路径,进而大大减小因环流而引起的辐射干扰。

同理,对于数字芯片1也同样采用这种处理方法。

“图4-7”
图4-7

5、应对芯片间的信号传输地噪声

读了本节,你将会知道:为何信号线要尽量短、为啥地线要粗、为啥要铺地?

5.1、信号线要尽量短

回到第3节的两个图,如下。

左边的图可以看到,导线本身存在的电感和分布电容会导致信号的振铃。而从物理的角度去分析可知:导线的电感与其长度成正比。所以,从左边的图片可知:信号线越短越好!

而右边的图中,是我们日常使用的PCB都无法避免的。一个电路系统中,往往有很多线,所以总会“逼不得已地”有几根信号线是平行走线的。但是,为了达到较佳的性能,我们时常通过减小信号走线长度,从而减小两条线的等效分布电容,进而减小串扰。所以,从右边的图也可知:信号线越短越好!

所以得出的结论是:信号线越短越好!

“图5-1”
图5-1

5.2、地线要粗

我们对付数字芯片工作时发生的噪声,可以用“增加去耦电容、隔离电感”的方式减少向外传播的噪声。当两个芯片之间存在数字通讯时,通讯的地回流噪声将不可避免!

对于此,我们如何应对?

如图5-2上边的图片,假设A模块向B模块发送数字信号,由于B模块必定存在内阻。那么,A模块的信号能量将通过地线回流到自己的地引脚处。

由于地线存在电阻、电感,这将严重影响信号质量、且将产生地噪声,当有第三个电路模块连接到这个B模块的接地点时,将会受到地噪声的干扰。

从物理的角度出发,当地线增大时,其电阻和电感会减小,从而成功减小地噪声。这样,连接到这块地上的其他电路模块将最大程度地减小了地噪声的影响!

“”

“图5-2”
图5-2

5.3、要铺地

我们要进一步优化电路,减小我们电路的辐射,怎么办?

回归到第4节的电路图,如下面图5-3。由于电感隔离的能力有限,且这种类型的电路中总会有“(2)和(3)”这种环流存在。所以如果想进一步减小环路辐射,只能通过以下方法:“减小环路面积来减小电磁辐射”。而铺地是一种非常简便的减小环路面积的方法。当地线“铺铜”后,地线增粗, PCB上原无铜箔的平面被盖住,信号线与地间的环路、电源纹波与地间的环路都会相应减小,所以成功地减小了环路辐射问题。

所以前辈说:要大面积铺地——就是这个道理!

(注意:这只适合于数字模块电路;如果是数模混合电路,那么要铺地与单点接地混合使用。模拟、数字电路的接地点要“单点接地”,而且这个单点接地点有一定的讲究。这个在后面章节将会详解)

“图5-3”
图5-3

6、原理推论与延伸

读了本节,你将知道:为什么常以地平面作为参考面,而不是其他电源或信号线做参考面?PCB设计经验的书籍上为什么会说“电池敏感元器件不要放在PCB板边缘?地线隔离的前提是什么?

6.1、参考地

以上论述了噪声的起源、噪声的流向等,这些都脱了不了“PCB走线是有阻抗和感抗的”和“电信号是永远往阻力最小的地方跑的”这两个经典的前提。

这里还想提一个经典的应对噪声的措施:设定参考地平面。

6.1.1、为什么是参考地?

为了应对辐射干扰噪声,低频的数字电路中,为什么通常设定的是参考地,不是参考电源?在作者看来原因有以下几个:

(1)一直以来很多数字芯片的触发等参考电平是以地为基准的,模拟信号芯片以地为参考基准的也不少(例如,功放的Bypass电容接到地,这个接地点就是Bypass电路的“地”基准)。所以,当以地为参考时,包含各种各样芯片的系统都能顺利地相互通讯。即大家公认“地”是零电位(但是每个芯片都会认为自己的地引脚是零电位,这才会有“地噪音”的存在)。

(2)不同芯片工作电压不同。很多系统中,有些芯片工作的电压是3.3V、有些是1.8V、有些是5V······那么,假设以电源作为参考面,那会出现问题:以哪个电源作为参考面为好?

(3)在低频数字电路里面,不像一些高速的数字电路。由于电源的去耦电容对低频噪声的滤波效果有限,故电源的低频波动相对较大,而且这个波动频率可能比较接近“芯片内部数字门电路”的开关频率。但是,高速数字电路往往可以以电源层作参考面,原因是高频信号噪声已经被滤掉殆尽,对于高频信号来说,电源层构成的平面基本可以像地平面那样“安静”,不存在“波动”了。

这就是为何我们在一般的高频电路上看到往往可以以电源作为参考平面,而在一般的电路中,却往往以地作为参考平面的原因。

6.1.2、为什么容易造成电磁敏感的元件不要放在PCB板边缘?

容易造成电磁敏感的元件包括2个:一是容易受电磁辐射干扰的元件;二是容易发射电磁波干扰其他电路的元件(或电路模块)。

如图6-1,假设易受干扰的元件分布放在A和B位置,它在顶层的PCB布线都是一个闭合的环路, Bottom层是它的参考地平面,是一整块接地的铜箔。

那么,由于PCB具有厚度,Top与Bottom的铜箔间存在非金属空隙。如下图6-1的三个红色箭头所示,外界的电磁干扰信号将通过Top与Bottom铜箔的间隙进入B位置的敏感电路区,对敏感电路造成干扰。但是,位于板中心A位置的敏感电路模块却因为有地平面的保护,而又“无隙可乘”,干扰信号将会被反射或被地参考面吸收,不会受到外界干扰。

同理,假如图中A、B位置的是电池辐射能力强的元件,那么B位置的辐射能量容易离开地平面,传播到自由空间去,造成对其他电路的干扰。而A位置由于被地平面所包围,辐射能量会被地平面几乎吸收殆尽,不会对别的电路造成干扰。(为何地平面会吸收辐射?从物理的角度看,铜箔是良导体,在电场中会成为“等势面”)

所以,一些讲解PCB布线的书提到“敏感元件不要放在PCB板边缘”自有其道理,只是他们都没有跟我们讲明前提——这个敏感元件是布线于双面的PCB铜箔上的,而且其中一面是有一整块铜箔作为屏蔽地平面。

“图6-1”
图6-1

6.2、地隔离

有时候,某些电路会在地线上产生较大的噪声,严重干扰到电路板其他电路模块的正常工作。这时,一般得在芯片的“地”引脚加上磁珠或者电感作为噪音的隔离。以让整个电路安静下来。

6.2.1、隔离出了噪声

任何问题都不可以“一刀切”地去处理,地线隔离也是,不恰当的地线隔离,将会“隔离”出更强的干扰噪声。

如图6-2所示,由于B模块是数字与模拟音频模块共用一条地线,那么,由于地线存在等效电感L6,高频数字噪声将产生V1的压降。所以A模块接收到的模拟音量将存在噪声。

“图6-2”
图6-2

但是,假设我们因为听到A接收到的模拟音频有数字噪声,然后就对B模块的地进行“加电感隔离”。那么,如图6-3,由于增加了电感,地线上在的噪音在V1的基础上,又加多了个V2的地噪声。所以最终的后果是:噪声更加明显了!

所以,地线隔离不是万能的,要恰当的地线隔离才会对电路带来好处。

“图6-3”
图6-3

6.2.2、为什么是隔离地?

上面的论述可知,地线隔离有可能加重噪声。那么,为什么有些电路依然采用地线隔离?

地线隔离不是绝对的。出现噪声时,不一定采用地线隔离都比电源隔离好。但是在某种特定情况下,某些电路对地噪声更加敏感,所以我们才采用地线隔离而不是电源隔离的方法来排除干扰。

举一个夸张的例子:

如图6-4,当电源线上和地线上分别出现相同的Vniose时。由于运放有放大作用,所以地线的噪声将会在输出端变为:Vgnd_niose = Vniose*100;而假如运放的电源抑制比为40dB,则电源线噪声在输出端变为:Vvcc_niose = Vniose /(40dB)=Vniose/100 。

可见,即使是同样大小的噪声,地线的干扰最终被放大了100倍,而电源线上的干扰则被衰减了100倍。所以,该电路对地线的干扰更加敏感,所以得减小地线上的干扰。而减小地线的干扰,地的隔离是其中一个办法。

由此可见,隔离地的方法并不是“一刀切”的隔离地,而是因为地线对干扰更加敏感才采取该措施。同理可推断,有某些电路系统将会在采取电源的隔离,才会更有效果。

注意:这里只是为了说明“存在‘对地噪声比电源噪声更敏感的电路’”才采取的例子,并不是说对于该例子中的干扰可以用“地线隔离”的方式去除干扰。实际中,要去除该例子中的干扰只能通过单点接地实现,在后面的“共阻干扰”章节中会详细论述。

“图6-4”
图6-4

7、总结

此处作者将不再概括PCB布线的经验法则,只概括作者希望读者明白的一些原理性的内容,这些内容也许可以帮助读者解释“为什么很多PCB布线书籍叫我们要这样布线?”这一问题。

(1)希望读者着重挖掘其思想,其次才是原理,最后才是应用的实践方法。

(2)由于电感和电容的“谐振效应”,使实际波形振铃。

(3)当振铃幅度比较大时,那么高电平周期内有可能被误认为再次产生了低电平。

(4)当地线任意点都是零电位时,地线上无干扰可言。

(5)做电子的人必须清楚,电信号的特征是:无论何时何地,电信号任一时刻都将往阻力最小的地方跑!

(6)我们只要知道地线铜皮的宽度、长度比值,就可以知道每条地线直流电流的分布情况。

(7)一些讲解PCB布线的书提到“敏感元件不要放在PCB板边缘”自有其道理,只是他们都没有跟我们讲明前提——这个敏感元件是布线于双面的PCB铜箔上的,而且其中一面是有一整块铜箔作为屏蔽地平面。

(8)地线隔离不是万能的,要恰当的地线隔离才会对电路带来好处。

本文转载自:张飞实战电子
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 32

四、两种差分TDR测试方法的对比

方法一:真差分测试法如图6所示:阶跃信号A和阶跃信号B是一对方向相反、幅度相等且同时发出的差分阶跃信号。

我们不但在差分TDR设备上看到差分的阶跃信号,而且当我们使用一台实时示波器来观测这对阶跃信号时可以证实这是真正的差分信号。

“”

“”

由于注入DUT(被测设备)中的TDR阶跃脉冲是差分信号,因此TDR设备可以直接测出差分走线的特征阻抗。使用差分阶跃信号进行真差分TDR测试,给使用者带来的最大好处就是可以实现虚拟接地,如图7所示。

由于差分走线和差分信号是平衡的,差分信号的中心电压点和地平面是等电势的,因此在使用差分阶跃信号进行差分TDR测试时,只要保证通道A和通道B共地,是不需要与DUT之间接地的。

方法二:“Super-Position”法(伪差分)如图8所示,阶跃信号A和阶跃信号B不是同时打出的,且方向不是相反的,因此注入到DUT中的阶跃信号完全不是差分信号。

在这种“伪差分TDR”设备自身的屏幕上,往往会经过人为的软件调整,令我们看到的阶跃信号同时发出且方向相反的。

“”

但是如果我们用一台实时示波器来观测这两个阶跃脉冲,我们可以看到如图9所示的波形,我们可以看出两个阶跃脉冲之间的真实时序关系,存在着2us的时间差。也就是说这两个阶跃信号不是差分信号。

这样的TDR阶跃脉冲称为伪差分信号,因为它并没有真正实现一个高速差分信号的传输过程,即幅度相等,方向相反。因此这种方法不能直接测出DUT的差分阻抗,只能使用软件计算的方法对差分阻抗测试进行模拟计算。

“”

在TDR设备上得到经过计算后得到的2个幅度相等,极性相反阶跃脉冲。这种差分TDR测试带来的局限性是:差分信号之间同时的相互作用无法真实地获得;无法实现虚拟接地,在进行差分TDR测试时通道A和通道B的探头都必须有各自独立的接地点。但是在PCB板内部的真实差分走线附近往往找不到接地点,导致无法在PCB板子内部对真实的差分走线进行测量。

为了解决“伪差分”TDR设备难以实现对PCB板内部真实走线进行差分TDR测量的问题,一般的PCB生产商都会在PCB板的周围做上带有接地点的差分走线测试条,称之为“Coupon”,图10就是一个典型的PCB板,上方是测试用的“Coupon”,下方是板子内部的真实走线。为了方便探头连接,测试点的间距一般做的很大,高达100mil(即2.54mm),已经大大超过了差分走线的间距。同时还在测试点的旁边会放置接地点,间距同样是100mil。

“”

五、“Coupon”测试的局限性与差异

从图10我们可以看到测试“coupon”和板内真实走线之间的差别:

1 、虽然走线间距、走线宽度是一致的, 但是“coupon”测试点的间距固定为100mil(即最初的双列直插式IC的引脚间距),而板内真实走线的末端(即芯片的引脚)间距是不同的,随着QFP、PLCC、BGA封装的出现,芯片的引脚间距都远小于双列直插式IC封装(即“coupon”测试点的间距)间距。

2、“coupon”走线是理想的直线,而板内真实走线往往是弯曲的、多样的。PCB设计人员和生产人员很容易将“coupon”的走线理想化,但是PCB板上的真实走线则会因为各种各样的因素导致走线不规则化。

3、“coupon”和板内真实走线在整个PCB板上的位置不同。“coupon”都位于PCB板边沿,在PCB板出厂时往往会被生产商去掉。而板内真实走线的位置则是多样的,有的在靠近板子的边沿,有的位于板子的中央。

由于上述几个差异的存在,导致“coupon”的特征阻抗往往与板内真实走线阻抗存在如下的几个差异:

第一,“coupon”测试点间距“coupon”走线的间距不同,会导致测试点与走线之间带来阻抗不连续。而PCB板内的真实差分走线末端(即芯片的引脚)间距往往是与走线间距相等或者非常相近的。由此会带来阻抗测试结果的不同。

第二,弯曲的走线与理想的走线所反映出来的阻抗变化是不一致的。在走线弯曲转折的地方特征阻抗往往是不连续的,而“coupon”的理想化走线则不能反映由于走线弯曲所带来的阻抗不连续现象。

第三,“coupon”与真实的走线在PCB板上的位置不同。目前的PCB板都采用多层走线的设计,在生产时需要经过压制。当PCB板压制时,板子不同的位置所受到的压力不可能做到一致,这样制成的PCB板在不同的位置上介电常数往往不相同,特征阻抗也当然不同。可见仅仅对PCB板的“coupon”进行TDR测试是不能完全反映PCB板内真实走线的真实特征阻抗的。无论是PCB板的生产商还是高速电路设计者、制造者都希望能对PCB板内的真实高速差分走线直接进行TDR测试,获得最准确的特征阻抗信息。阻碍真实测试的主要原因有以下两个:

难以找到差分TDR探头的接地点,高速PCB设计人员不会在设计高速差分走线时在走线的末端(即芯片引脚)附近放置固定间距的接地点;差分走线的末端(即芯片的引脚)间距是多变的,必需要一个间距可调的差分探头来实现探测

六、真差分TDR测试的优势

我们之前讨论差分TDR测试方法时,我们了解到如果TDR设备发出的阶跃信号是差分信号,就可以实现虚拟接地,即差分TDR探头无需与被测试的PCB板接地。只要测试者手中有一个间距可调的差分TDR探头即可完成测试。

图11是一个带宽高达18GHz的差分TDR探头在进行差分TDR测试时的情况。它的探针间距可以在0.5mm~4.5mm之间连续可调,即使在测试一个比圆珠笔尖还要微小的测试点时仍然可以非常从容地以单手完成操作。

“”

由于探头的带宽高达18GHz,因此可以获得很高的测试分辨率,图12是对一块“coupon”的差分走线进行测试时获得的结果。红色波形是对“coupon”最初的测试结果,随后在走线上贴上了一个很小的胶条(红色圆圈所示部位)然后再进行测试,获得了如白色波形的测试结果。可见由于贴上小胶条所带来的微小阻抗不连续也能够通过高带宽差分TDR探头清晰地反映出来。

“”

真差分的TDR设备配合高带宽差分探头进行PCB差分特征阻抗测试时,无需在PCB板内苦苦的寻找接地点,只要探针调整到合适的间距,即可轻松的对PCB板内的真实差分走线进行探测。

七、 本文小结:

使用一台真差分的TDR设备,利用差分信号可以实现虚拟接地的便利,配合间距可调的差分TDR探头可以轻松实现对PCB板内真实差分走线的特征阻抗测量。令高速PCB设计人员和PCB制造者在进行PCB测试时获得极高的测试效率和准确的测试结果。

相关阅读:
PCB差分走线的阻抗控制技术(一)

本文转载自:博客园-苍月代表我
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 12

一、引言

为了提高传输速率和传输距离,计算机行业和通信行业越来越多的采用高速串行总线。在芯片之间、板卡之间、背板和业务板之间实现高速互联。这些高速串行总线的速率从以往USB2.0、LVDS以及FireWire1394的几百Mbps到今天的PCI-Express G1/G2、SATA G1/G2 、XAUI/2XAUI、XFI的几个Gbps乃至10Gbps。计算机以及通信行业的PCB客户对差分走线的阻抗控制要求越来越高。这使PCB生产商以及高速PCB设计人员所面临的前所未有的挑战。本文结合PCB行业公认的测试标准IPCTM-650手册,重点讨论真差分TDR测试方法的原理以及特点。

二、IPC-TM-650手册以及PCB特征阻抗测试背景

IPC-TM-650测试手册是一套非常全面的PCB行业测试规范,从PCB的机械特性、化学特性、物理特性、电气特性、环境特性等各方面给出了非常详尽的测试方法以及测试要求。其中PCB板电气特性要求在第2.5节中描述,而其中的2.5.5.7a,则全面的介绍了PCB特征阻抗测试方法和对相应的测试仪器要求,重点包括单端走线和差分走线的阻抗测试。

三、TDR的基本原理及IPC-TM-650对TDR设备的基本要求

3.1 TDR的基本原理

图1是一个阶跃信号在传输线(如PCB的走线)上传输时的示意图。而传输线是通过电介质与GND分隔的,就像无数个微小的电容的并联。电信号到达某个位置时,就会令该位置上的电压产生变化,就像是给电容充电。因此,传输线在此位置上是有对地的电流回路的,因此就有阻抗的存在。但是该阻抗只有阶跃信号自身才能“感觉到”,这就是我们所说的特征阻抗。

当传输线上出现阻抗不连续的现象时,在阻抗变化的地方阶跃信号就会产生反射的现象,如果将反射信号进行取样并显示在示波器的屏幕上,就会得出如图2所示的波形,从波形中我们可以看出一条被测试的传输线在不同位置上的阻抗变化。同时我们可以比较图2中的两个波形。这是使用两台分辨率不同的TDR设备在测试同一条传输线时获得的测试结果。对于传输线阻抗变化的反映一个明显而另一个不明显。TDR设备感知传输线阻抗不连续的分辨率取决于TDR设备所发出的阶跃信号上升时间的快慢,上升时间快所获得的分辨率就高。而TDR设备的上升时间往往和测试系统的带宽紧密相关,带宽高的测试系统有更快的上升时间。

从另外一个角度来考虑,TDR设备的系统带宽限制了TDR测试的分辨率。在IPC-TM-650测试手册中对TDR设备的上升时间是按照系统上升时间(tsys)来定义的。当我们要测量一台TDR设备的系统上升时间时,我们可以短路一台TDR设备的输出,此时可以测出该TDR设备的(tsys)(上升时间以及下降时间)。例如图3的TDR设备的系统上升时间就高达28ps左右。

“”

“”

图4是另一台TDR设备的系统上升/下降时间的测试结果,系统的上升/下降时间在38ps~40ps之间。可见不同的TDR设备在系统上升/下降时间上是有很大的区别的,由此带来的就是传输线阻抗测试分辨率的很大不同。

“”

“”

系统上升时间和分辨率的关系可以用下列的公式来描述:

Resolution= (tsys*V)/2,V为电信号在被测试传输线上的传输速率。

为了方便测试者了解TDR测试的分辨率以及PCB板走线的最小测试长度,在IPC-TM-650测试手册的表4-1(图5)中给出了速查数据。

“”

3.2 IPC-TM-650手册对差分TDR设备的基本要求
I
PC-TM-650测试手册是一套非常全面的PCB行业测试规范,从PCB的机械特性、化学特性、物理特性、电气特性、环境特性等各方面给出了非常详尽的测试方法以及测试要求。在以往的IPC-TM-650手册中,对PCB差分TDR测试的要求较为宽松。手册中允许测试者根据TDR测试设备的情况使用两种不同的方法。

方法一:当测试者拥有差分TDR测试设备时,测试设备同时打出两个幅度相等、方向相反的阶跃脉冲,并通过这对差分信号的相互作用直接测出差分走线的阻抗。

方法二:当测试者没有差分TDR测试设备时,测试设备在差分走线(A线与B线)时,先在A线上打出阶跃信号,测试A阶跃信号在A线上的反射特性记作AA,同时测出A阶跃信号在B线上的感应信号,记录为BA。随后,在B线上打出阶跃信号,测试B阶跃信号在B线上的反射特性记作BB,同时测出B阶跃信号在A线上的感应信号,记录为AB。通过对获得的AA、AB、BB、BA四个数值进行计算可以得出差分走线的阻抗。该方法又叫做“Super-Position”。

但是在目前最新版本(2004年3月版)的IPC-TM-650手册中,仅仅保留了方法一中的真差分TDR测试描述。而不再有方法二的“伪差分”TDR测试方法的描述

本文转载自:博客园-苍月代表我
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 15

说起开关电源的难点问题,PCB布板问题不算很大难点,但若是要布出一个精良PCB板一定是开关电源的难点之一(PCB设计不好,可能会导致无论怎么调试参数都调试布出来的情况,这么说并非危言耸听)原因是PCB布板时考虑的因素还是很多的,如:电气性能,工艺路线,安规要求,EMC影响等等;考虑的因素之中电气是最基本的,但是EMC又是最难摸透的,很多项目的进展瓶颈就在于EMC问题;下面从二十二个方向给大家分享下PCB布板与EMC。

一、熟透电路方可从容进行PCB设计之EMI电路

“”

上面的电路对EMC的影响可想而知,输入端的滤波器都在这里;防雷击的压敏;防止冲击电流的电阻R102(配合继电器减小损耗);关键的虑差模X电容以及和电感配合滤波的Y电容;还有对安规布板影响的保险丝;这里的每一个器件都至关重要,要细细品味每一个器件的功能与作用。设计电路时就要考虑的EMC严酷等级从容设计,比如设置几级滤波,Y电容数量的个数以及位置。压敏大小数量选择,都与我们对EMC的需求密切相关,欢迎大家一起讨论看似简单其实每个元器件蕴含深刻道理的EMI电路。

二、电路与EMC:(最熟悉的反激主拓扑,看看电路中哪些关键地方蕴含了EMC的机理)

“”

上图的电路中打圈几部分:对EMC影响非常重要(注意绿色部分不是的),比如辐射大家都知道电磁场辐射是空间的,但基本的原理是磁通量的变化,磁通量涉及到磁场有效截面积,也就是电路中对应的环路。电流可以产生磁场,产生的是稳定的磁场,不能向电场转化;但变化的电流产生变化的磁场,变化的磁场是可以产生电场(其实这就是有名的麦克斯韦方程我用通俗语言来说),变化的电场同理可产生磁场。所以一定要关注那些有开关状态的地方,那就是EMC源头之一,这里就是EMC源头之一(这里说之一当然后续还会讲到其它方面); 比如电路中虚线环路,是开关管开通和关断的环路,不仅设计电路时开关速度可以调节对EMC影响,布板走线环路面积也有着重要的影响!另二个环路是吸收环路和整流环路,先提前了解下,后面再讲!

三、PCB设计与EMC的关联

1.PCB环路对EMC的影响非常重要,比如反激主功率环路,如果太大的话辐射会很差。
2.滤波器走线效果,滤波器是用来滤去干扰的,但若是PCB走线不好的话,滤波器就可能失去应该有的效果。
3.结构部分,散热器设计接地不好会影响,屏蔽版的接地等;
4.敏感部分与干扰源头过近,比如EMI电路与开关管很近,必然会导致EMC很差,需要有清晰的隔离区域。
5.RC吸收回路的走线。
6.Y电容接地与走线,还有Y电容的位置也很关键等等!

等等。先想到这说这些,后续会具体讨论,先起个引子。

下面举一个小例子:

“”

如上图中虚线框,X电容引脚走线做了内缩的处理,大家可以学习下,如何让电容引脚走线外挂(采用挤电流走线)。这样X电容的滤波效果才能够达到最佳状态。

四、PCB设计之准备事项:(准备充分了,方可设计步步稳健,避免设计推翻重来)

大致有以下的一些方面,都是自己设计过程会去考虑,所有的内容跟别的教程无关,都是只是自己的经验总结。

1.外观结构尺寸,包括定位孔,风道流向,输入输出插座,需要与客户系统匹配,还需要与客户沟通装配上的问题,限高等等。

2.安规认证,产品做哪种认证,哪些地方做到基本绝缘爬电距离要留够,哪些地方做到加强绝缘留够距离或开槽。

3.封装设计:有没有特殊期间,如定制件封装准备。

4.工艺路线选定:单面板双面板选择,或是多层板,根据原理图及板子尺寸,成本等综合评估。

5.客户的其他特殊要求。

结构工艺相对会更灵活,安规还是比较固定的部分,做什么认证,过什么安规标准,当然也有一些安规是很多标准中通用的,但也有一些特殊产品比如医疗会比较严苛。

为了新入门工程师朋友们不至于眼花缭乱;

接下来列出些普遍产品通用的,下面是对于IEC60065总结出来的具体布板要求,针对安规需要牢记,碰到具体产品要会针对性处理:

1.输入保险丝焊盘制件的距离安规要求大于3.0MM,实际布板按照3.5MM(简单说保险丝前按照3.5MM爬电距离,之后按照3.0MM爬电距离)

2.整流桥前后安规要求2.0MM,布板按照2.5MM。

3.整流后安规一般不做要求,但是高低压间根据实际电压大小留距离,习惯400V高压留2.0MM以上。

4.初次级间安规要求6.4MM(电气间隙),爬电距离按照7.6MM为最佳。(注意这个跟实际输入电压相关,需要查表具体计算,提供数据仅供参考,以实际场合为准)

5.初次级用冷地,热地标识清晰;L,N标识,输入AC INPUT标识,保险丝警告标识等等都需要清晰标出。

大家对上面有疑问的,也可以讨论,互相学习! 再次重申实际安规距离跟实际输入电压相关以及工作环境有关,需要查表具体计算,提供数据仅供参考,以实际场合为准;

五、PCB设计之安规考虑其它因素

1.明白自己产品做什么认证,属于什么产品种类,比如医疗,通信,电力,TV等各不相同,但也有很多相通的地方。

2.安规中与PCB布板紧密的地方,了解绝缘的特点,哪些地方是基本绝缘,哪些地方是加强绝缘,不同标准绝缘距离是不一样的。最好是会查标准,并且会计算电气距离,爬电距离。

3.产品的安规器件重点注意,比如变压器磁性与原副边关系;

4.散热器与周边距离问题,散热器接的地不一样绝缘情况也不一样,接大地还是冷地,热地绝缘也布一样。

5.保险的距离特别注意,要求最严格地方。保险丝前后距离布一致。

6.Y电容与漏电流,接触电流关系。

后续会详细说明距离该怎么留,如何做好安规要求。

六、PCB设计之电源布局

1.首先衡量PCB尺寸与器件数量,做到疏密有致,要不然一块密,一块稀疏很难看。
2.将电路模块化,以核心器件为中心,关键器件优先放的原则一次放置器件。
3.器件呈垂直或水平防置,一是美观,二是方便插件作业,特殊情况可以考虑倾斜。
4.布局时需要考虑到走线,摆放到最合理位置方便后续走线。
5.布局时尽可能减小环路面积,四大环路后面会详解到。

做到上述几点,当然要灵活运用,比较合理的布局很快就会诞生。

下面是我画的第一块处女PCB板,好多年前的事情,当时非常的艰苦完成的,中间可能有小问题,不过大体布局还是值得学习的:

“”

此图功率密度还是比较高,其中LLC的控制部分,辅助源部分以及BUCK电路驱动(大功率多路输出)部分在小板上,就没拿出来,看看主功率方面的布局特点吧:

1.输入输出端子是固定死的,不能动,板子是长方形的,主功率流向如何去选择?

这里采用由下至上,由左及右的方式来布局,散热是依靠外壳。

2.EMI电路还是清晰的流向,这点很重要,要不混乱了不美观也对EMC不好。

3.大电容的位置尽量考虑到了PFC环路以及LLC主功率环路;

4.副边的电流比较大,为了走电流,以及整流管散热,采用了这样的布局,整流管在上,BUCK电路MOS管在下,散热分散效果好;大功率的顶层一般走负,底层走正。

每个板子有自己的特点,当然也有自己的难处,如何合理解决是关键,大家从中能理解布局合理选取的含义吗?

七、PCB实例赏析

可以根据之前谈论的PCB布局要点,检视此板,是否做的很到位,我认为是做到比较好的地方了,当然瑕疵总会有,也可以提出来,单面板如此紧凑能做到这样已实属不易了,可以借此板学习讨论!后面还会针对此板讲解学习,大家先欣赏下。

“”

八、PCB设计之四大环路认识:(PCB布局的基本要求就是四大环路面积小)

“”

补充一下,吸收环路(RCD吸收以及MOS管的RC吸收,整流管的RC吸收)也很重要,也是产生高频辐射的环路,对上图有任何疑问,都欢迎讨论,不怕任何质疑,只要是针对问题的质疑,一起讨论学习才能更大的进步!

九、PCB设计之热点(浮动电位点)及地线:

“”

注意事项:

1.针对热点,一定要特别注意(高频开关点),是高频辐射点,布局走线对EMC影响很大。
2.热点构成的环路小,走线短,并且走线不是越粗越好,而是够走电流够用就好。
3.地线要单点接地。主功率地和信号地分开,采样地单独走。
4.散热器的地需要接主功率地。

十、EMC整改心得体会

均为个人理解,或许与传统资料教材有差异,请自己斟酌,反正我觉得很多通用的教材结果没我自己总结的使用,自夸了。想说的很多,可能有些乱,都是实践出来的!

EMC产生以及测试时测得的结果如何去理解:简单来说就是如何对症下药,很多情况拿到第一轮测试结果,怎么将结果和电源去对照分析;主题思路如下:

1、针对传导,测试范围标准15K-30M,常见的EN55022是150K起。传导的源头是怎么产生的呢?针对低频,主要是开关频率以及其倍频(后续有图解),这种从源头是无法解决的,开关频率是无法消除的,当然你可以改变开关频率,那也只是将测试结果移动了,并没有真正意义上消除。只能通过滤波器来解决,一般来说对于低频采用R10K这种高磁通材质有很好的效果,磁环大小跟你功率有关系,一般达到10MH感量,甚至更大到20MH,配合Y电容一般能很好解决,低频不是难点;真正的难点是高频,个人认为,高频的起因就复杂多了,有开关导致,有变压器可能,也有电感的可能,也就就是一切存在开关状态的地方都可能存在(怎么判断具体位置,后续讲解),这里需要一番摸索;找到源头未必源头能解决,可能有改善,还是的配合滤波器。针对高频,采用低磁通材质,如镍锌环,感量一般都是UH级别的,配合合适Y电容(比较复杂的电源,建议布板时多留几个Y电容位置,方便整改);

2、一些配合手段,很多教材都提到增大X电容判断差模还是共模,有一定意义可能现实帮助不大,设计时一般我们X电容都会放到合适的值。并且增大X电容就能解决差模问题,也是瞎扯,所以很多教材都是提供一定意义指导,个人觉得没什么用。我觉得比较好的手段有几个:1.对照接地和不解地总结差异,不接地可能更差,原因是系统构造的传导途径少了;也可能有改善,说明是通过地回路传导到端口。具体解决措施,针对电路接地的点Y电容进行调节以及加磁珠。2.在输入端口套磁环,若套低U环有改善,调节第一级滤波电感。3复杂的系统注意EMI电路的屏蔽措施。若措施都没什么效果,反省PCB设计,这方面在PCB设计中会讲到。

3、针对辐射:必须找出源头去解决,观测第一次测试结果,若是30M附近超出,跟接地相关,系统上找接地,并且要判断测试时是否接地良好,有时候输入线都有影响。2.40M-100M以内,一般是MOS管开通关断引起,有时后为了现场不好直接判断是开通还是关断,可针对性整改观测结果去验证(当然这都得花钱,后续会讲解如何用示波器去判断,这可是密招)。3 100M以上多为二极管引起,整改二极管吸收电容,大功率的有的可能是同步整流,更改MOS管吸收环路,记住有时候调整C时还得配合R整改。

要说的太多,后续针对具体实例去补充吧,先手打这么多,反正我打的够辛苦,能引起共鸣很难,毕竟每个人的整改经历差很多,就当给新人朋友一些启示吧,后续会举例说明!

十一、布板走线之滤波电容走线

滤波电容的走线对滤波效果有至关重要的作用,走的不好,可能失去其应有的滤波效果。

图一是副边整流滤波走法,使二个电容效果分摊,避免第二个电容在整流回路中失效。

“”

图二:为输出滤波电容走线,一定不要外挂(也就是被旁路掉),走的不好输出纹波很差。

“”

十二、LLC电路的布板与EMC

“”

LLC电路大家最熟悉不过了,虚线圆圈是驱动电路,在电路设计时紧靠MOS管放置,也就是说IC提供的驱动只需要引二根线拉到驱动电路,驱动电路离MOS管近,避免被干扰(同时走线时也要注意驱动干扰到敏感信号,既是敏感信号也是干扰源);一旦驱动被干扰电源可想而知。

同理同步整流的MOS管驱动也要离同步整流管近,设计原理图时像此图这样放就能很好理解,假如你将这电路给PCB工程师布板,他就很直观如何布局走线,你若是画得很乱,很多PCB工程师对电路理解得布透彻可能就容易布错板。

另外:原边有一个重要的环路,PFC电容与MOS管以及变压器,谐振电感,谐振电容构成的环路面积小;

副边整流滤波环路同样重要,电容的走线之前讲过,也很重要;

走线时注意高低压的距离,有些地方电压是浮动的,必须当作高压来对待,比如上管驱动以及对应的参考电压。

至于EMC方面LLC的开通是软开关,开通对EMC几乎没有影响,重点关注是关断速度的快慢对EMC影响;还有MOS管结电容并的电容对EMC影响很大,选择电容不合适,或是不加(MOS管自身也有结电容)对EMC都可能有影响,这是重点注意的地方;此图没有Y电容,在MOS管正或者负防置Y电容也能很好滤去开关干扰;

对此电路有什么疑问的,可以提出来讨论,在讨论中彼此成长!

十三、电路设计与布板之PFC

“”

上图是典型的BOOST PFC电路:

左边绿色方框部分是驱动电路,和之前LLC拓扑驱动一样,离MOS就近放置,原理图上就体现出来。

右边绿色虚线方框部分,是MOS管关断尖峰吸收电路,一样与MOS管构成环路要最小;

另外二大重要环路,一是MOS管开通环路(虚线红色图),另一个是MOS管关断环路(实线红色图);环路面积尽可能小;

十四、磁环在EMC中妙用

有的产品EMC很难在源头上去处理的,可以采用磁环滤波,当然我这里说的磁环有二个层面的意思,一方面是输入输出端的滤波电感,采用不同材质磁环,不同匝数会有对应的效果,还有一方面意思是直接在输入输出线上套磁环,有时能起到妙用,但不是在所有场合都能用,起码还是能作为判断依据;

“”

上图蓝色和黑色线是输出正负端,上面套了个磁环,解决了输出整流管引起的高频端超出;有些时候端口的干扰在PCB板上加滤波器未必有效果,在输出线上放磁环就有想不到的效果。

十五、PCB走线之关键信号

“”

注意:

1.CS信号(采样信号):从采样电阻R25,R26拉出,注意IC的地线以采样电阻为基准,采样电阻的正负差分走线拉倒IC CS脚以及IC 的GND脚。

2.驱动信号从驱动电路拉倒IC驱动引脚,注意不要干扰到CS脚;如图走线三根线并排走,并且将地线走在驱动先和CS线中间起到一定屏蔽作用;

3.双面板最好将IC一层铺地屏蔽,铺地的网络一定要从IC GND引出,非关键信号GND可直接打过孔,关键信号地需要单点接地,直接接IC;

4.FB反馈网络信号注意查分走线并且单点接IC;

5.RCD吸收网络不要放在主回路;

6.VCC的整流滤波地需要接主功率地,二级滤波可接IC 地;

7.Y电容走线单独接,不可与主功率混淆,避免干扰;

十六、主功率及控制部分地接线示意图

“”

可能很多人看到此图,云里雾里的,大致介绍下:

1.PFC的驱动和IC共地接PFC管,更具体点是接采样电阻的地;
2.DC-DC部分的驱动地和控制地接DC开关管部分的采样地;
3.辅助源部分控制地接辅助源MOS管采样第,MOS管地再接主功率地;
4.各自IC的供电地通过辅助源EC滤波接IC地,注意RC滤波靠近IC;

总结:注意好各自的单点接地,地线不乱,是走线最重要的地方之一!!!

十七、电磁场屏蔽机理分析

图一:磁场屏蔽原理

“”

如图对照:输入和输出的电场干扰可以通过电容传输耦合,若增加屏蔽板,则增加了C4的大小,并且C1也会减小,对电场干扰起到衰减的目的;

图二:磁场屏蔽原理

“”

如图:磁场屏蔽的特点和磁场不一样,需要外壳屏蔽,电场只需要平面屏蔽板,故散热器屏蔽带来的是电场屏蔽,有的采用外壳封闭式电源则起到了一定磁场屏蔽;

磁场屏蔽原理,磁场通过屏蔽罩会改变磁路,导致磁力线向周围扩散,中间磁场干扰达到屏蔽目的;

十八、开关器件与EMC

对器件的认识对EMC也有着重要的意义,比如MOS管,主开关MOS是很重要的EMC源头之一,还有整流管的开通以及关断也会产生高频辐射(原理是电流产生磁场,变化的电流产生电场);当然这里主要是介绍半导体开关器件,其他的电感变压器就不做说明了;

开关器件哪些参数对EMC有重要影响,我们常说快管,慢管是以什么作为参照的呢?我们都知道快管开通损耗小,为了做高效率都喜欢用,但是为了EMC顺利通过,不得不舍弃效率,降低开关速度来减弱开关辐射;

对于MOS管,开通速度是由驱动电阻与输入结电容决定的;关断速度是由输出结电容与管子内阻决定;

“”

“”

参照以上两图,是不同型号的MOS管,对比下输入结电容和输出结电容,2400PF与800PF;780PF与2200PF;一看就知道第一个规格是快管,第二个是慢管,这时候决定开关速度还要与驱动电阻匹配;常规情况驱动电阻在10R-150R比较多,选取驱动电阻与结电容有关,针对快板驱动电阻可适当增大,慢管驱动电阻可适当减小;

对于二极管,有肖特基二极管,快回复二极管,普通二极管,还有一种用的比较少的SIC二极管,开关速度SIC二极管几乎为零,等于是没有反向恢复,开关辐射最小,并且损耗也最小,唯一的缺点就是价格昂贵,故很少用;其次就是肖特基二极管,正向压降低,反向恢复时间短,依次是快回复和普通二极管;需要在损耗和EMC之间折中;一般可采取改吸收以及套磁珠等措施整改EMC;

十九、EMC之滤波器

“”

滤波器的架构选择对滤波器的影响很重要,在不同场合,滤波器是根据阻抗匹配来达到滤波效果,大家可根据此图的原则参考选取如何滤波;比如最常用的输出整流桥后采用π型滤波以及输出端采用LC滤波器;

“”

滤波器的材质对设计滤波电感也是至关重要,采用不同初始磁导率的材质会在不同频率段起作用,选错材质就完全失去应有的效果;

二十、EMC之反激高频等效模型分析

“”

先从最简单的模型理解EMC:

EMC的路径,当然空间辐射是跟环路有关,环路也是路径构造成的;分析出反激高频等效模型,帮助理解EMC形成的机理;我们的测试接收设备会从L,N端接收传导,为了减小接收的干扰,就必须让干扰通过地回路流通而不从L,N端口流向接收设备;这时候我们的EMI电感以及Y电容通过阻抗匹配就可以实现;另外原边的干扰可以通过原副边Y电容,变压器杂散电容以及大地耦合到副边,形成更多的回路;当然一些结电容参数,如MOS管结电容,散热器结电容也能构成流通路径;

二十一、辐射的形式以及频率分布

“”

这个图可能有些抽象,不过正好EMC是很难做到具体,需要给到我们一些启示,可知:差模辐射是以环路的形式存在,而共模辐射是以天线的形式发射;因此正好印证前面说我们布板的时候开关环路的布局以及走线的时候不要走锐角,常规走45度,最好是圆弧走线,当然走线效率会比较低;

这些原理基础知识理解得好,对实际处理EMC工作以及布板很有用那个,如果没这种意识,可能毫无用处,因为提供不了直接方法,需要与其他知识想结合;

而且这里提的很多原理东西,在很多EMC资料中是看不到的,而且也没这么集中,需要反复体会!

“”

如图:一些频率端与开关电源产生部位的关系,这只是一般规律,不要完全相信;既是规律又不能尽信是为什么?规律并不是在所有情况下成立,不同电源的差异也很大,所以原理是帮你分析,而不是按照方法去硬套;

二十二、EMC实例

“”

“”

根据传导实例,频率的分布点关键是具体的数据与基频之间的关系,这个测试完后,需要揣测这些数值的规律,可能能发现什么蛛丝马迹;当然对于这些频率如何通过滤波器去解决的手段前面也说过了;

这里是给大家补充一些似乎很神秘的EMC它是怎么来的,感觉不再神秘,而不只是稀里糊涂的采用滤波器解决了问题!

本文转载自:EDN电子技术设计
转载地址:http://www.ednchina.com/news/article/20180315EMC
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 34

页面