1.开料(CUT)

开料是把原始的覆铜板切割成能在生产线上制作的板子的过程

首先我们来了解几个概念:

(1)UNIT:UNIT是指PCB设计工程师设计的单元图形。

(2)SET:SET是指工程师为了提高生产效率、方便生产等原因,将多个UNIT拼在一起成为的一个整体的图形。也就是我们常说的拼板,它包括单元图形、工艺边等等。

(3)PANEL:PANEL是指PCB厂家生产时,为了提高效率、方便生产等原因,将多个SET拼在一起并加上工具板边,组成的一块板子。

2.内层干膜(INNER DRY FILM)

内层干膜是将内层线路图形转移到PCB板上的过程。

在PCB制作中我们会提到图形转移这个概念,因为导电图形的制作是PCB制作的根本。所以图形转移过程对PCB制作来说,有非常重要的意义。

内层干膜包括内层贴膜、曝光显影、内层蚀刻等多道工序。内层贴膜就是在铜板表面贴上一层特殊的感光膜,就是我们所说的干膜。这种膜遇光会固化,在板子上形成一道保护膜。曝光显影是将贴好膜的板进行曝光,透光的部分被固化,没透光的部分还是干膜。然后经过显影,褪掉没固化的干膜,将贴有固化保护膜的板进行蚀刻。再经过退膜处理,这时内层的线路图形就被转移到板子上了。其整个工艺流程如下图。

“”

对于设计人员来说,我们最主要考虑的是布线的最小线宽、间距的控制及布线的均匀性。因为间距过小会造成夹膜,膜无法褪尽造成短路。线宽太小,膜的附着力不足,造成线路开路。所以电路设计时的安全间距(包括线与线、线与焊盘、焊盘与焊盘、线与铜面等),都必须考虑生产时的安全间距。

(1)前处理:磨板

磨板的主要作用:基本前处理主要是解决表面清洁度和表面粗糙度的问题。去除氧化,增加铜面粗糙度,便于菲林附着在铜面上。

“”

(2)贴膜

将经过处理的基板通过热压或涂覆的方式贴上干膜或湿膜 ,便于后续曝光生产。

“”

(3)曝光

将底片与压好干膜的基板对位,在曝光机上利用紫外光的照射,将底片图形转移到感光干膜上。

“底片实物图”
底片实物图

“”

(4)显影

利用显影液(碳酸钠)的弱碱性将未经曝光的干膜/湿膜溶解冲洗掉,已曝光的部分保留。

“”

(5)蚀刻

未经曝光的干膜/湿膜被显影液去除后会露出铜面,用酸性氯化铜将这部分露出的铜面溶解腐蚀掉,得到所需的线路。

“”

(6)退膜

将保护铜面的已曝光的干膜用氢氧化钠溶液剥掉,露出线路图形。

“”

3.棕化

目的:是使内层铜面形成微观的粗糙和有机金属层,增强层间的粘接力。

流程原理:

通过化学处理产生一种均匀,有良好粘合特性的有机金属层结构,使内层粘合前铜层表面受控粗化,用于增强内层铜层与半固化片之间压板后粘合强度。

“”

4.层压

层压是借助于pp片的粘合性把各层线路粘结成整体的过程。这种粘结是通过界面上大分子之间的相互扩散,渗透,进而产生相互交织而实现,将离散的多层板与pp片一起压制成所需要的层数和厚度的多层板。实际操作时将铜箔,粘结片(半固化片),内层板,不锈钢,隔离板,牛皮纸,外层钢板等材料按工艺要求叠合。

“”

对于设计人员来说,层压首先需要考虑的是对称性。因为板子在层压的过程中会受到压力和温度的影响,在层压完成后板子内还有应力存在。因此如果层压的板子两面不均匀,那两面的应力就不一样,造成板子向一面弯曲,大大影响PCB性能。

另外,就算在同一平面,如果布铜分布不均匀时,会造成各点的树脂流动速度不一样,这样布铜少的地方厚度就会稍薄一些,而布铜多的地方厚度就会稍厚一些。

为了避免这些问题,在设计时对布铜的均匀性、叠层的对称性、盲埋孔的设计布置等等各方面的因素都必须进行详细的考虑。

5.钻孔

使线路板层间产生通孔,达到连通层间的目的。

“”

传说中的钻刀

“”

6.沉铜板镀

(1).沉铜

也叫化学铜,钻孔后的PCB板在沉铜缸内发生氧化还原反应,形成铜层从而对孔进行孔金属化,使原来绝缘的基材表面沉积上铜,达到层间电性相通。

“”

(2).板镀

使刚沉铜出来的PCB板进行板面、孔内铜加厚到5-8um,防止在图形电镀前孔内薄铜被氧化、微蚀掉而漏基材。

“”

7.外层干膜

和内层干膜的流程一样。

“”

9. 外层图形电镀 、SES

将孔和线路铜层加镀到一定的厚度(20-25um),以满足最终PCB板成品铜厚的要求。并将板面没有用的铜蚀刻掉,露出有用的线路图形。

10.阻焊

阻焊,也叫防焊、绿油,是印制板制作中最为关键的工序之一,主要是通过丝网印刷或涂覆阻焊油墨,在板面涂上一层阻焊,通过曝光显影,露出要焊接的盘与孔,其它地方盖上阻焊层,防止焊接时短路

“”

11.丝印字符

将所需的文字,商标或零件符号,以网板印刷的方式印在板面上,再以紫外线照射的方式曝光在板面上。

“”

12.表面处理

裸铜本身的可焊性能很好,但长期暴露在空气中容易受潮氧化,倾向于以氧化物的形式存在,不大可能长期保持为原铜,因此需要对铜面进行表面处理。表面处理最基本的目的是保证良好的可焊性或电性能。

常见的表面处理:喷锡、沉金、OSP、沉锡、沉银,镍钯金,电硬金、电金手指等。

13.成型

将PCB以CNC成型机切割成所需的外形尺寸。

“”

14.电测

模拟板的状态,通电进行电性能检查,是否有开、短路。

“”

15.终检、抽测、包装

对板的外观、尺寸、孔径、板厚、标记等检查,满足客户要求。将合格品包装成捆,易于存储,运送。

“”

本文转载自: EDA设计智汇馆
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:
cathy@eetrend.com 进行处理。

点击这里,获取更多关于PCB的有关信息

围观 11

一、电脑上打开PCB设计图,把短路的网络点亮,看看什么地方离得最近,最容易连到一块。特别要注意IC内部的短路。

二、如果是人工焊接,要养成好的习惯:

1、焊接前要目视检查一遍PCB板,并用万用表检查关键电路(特别是电源与地)是否短路;

2、每次焊接完一个芯片就用万用表测一下电源和地是否短路;

3、焊接时不要乱甩烙铁,如果把焊锡甩到芯片的焊脚上(特别是表贴元件),就不容易查到。

三、发现有短路现象。拿一块板来割线(特别适合单/双层板),割线后将每部分功能块分别通电,逐步排除。

四、使用短路定位分析仪器

五、如果有BGA芯片,由于所有焊点被芯片覆盖看不见,而且又是多层板(4层以上),因此最好在设计时将每个芯片的电源分割开,用磁珠或0欧电阻连接,这样出现电源与地短路时,断开磁珠检测,很容易定位到某一芯片。由于BGA的焊接难度大,如果不是机器自动焊接,稍不注意就会把相邻的电源与地两个焊球短路。

六、小尺寸的表贴电容焊接时一定要小心,特别是电源滤波电容(103或104),数量多,很容易造成电源与地短路。当然,有时运气不好,会遇到电容本身是短路的,因此最好的办法是焊接前先将电容检测一遍。

本文转载自:电子发烧友论坛
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

点击这里,获取更多关于PCB电路板的有关信息

围观 24

当今,在没有透彻掌握芯片、封装结构及PCB的电源供电系统特性时,高速电子系统的设计是很难成功的。事实上,为了满足更低的供电电压、更快的信号翻转速度、更高的集成度和许多越来越具有挑战性的要求,很多走在电子设计前沿的公司在产品设计过程中为了确保电源和信号的完整性,对电源供电系统的分析投入了大量的资金,人力和物力。

电源供电系统(PDS)的分析与设计在高速电路设计领域,特别是在计算机、半导体、通信、网络和消费电子产业中正变得越来越重要。随着超大规模集成电路技术不可避免的进一步等比缩小,集成电路的供电电压将会持续降低。随着越来越多的生产厂家从130nm技术转向90nm技术,可以预见供电电压会降到1.2V,甚至更低,而同时电流也会显著地增加。从直流IR压降到交流动态电压波动控制来看,由于允许的噪声范围越来越小,这种发展趋势给电源供电系统的设计带来了巨大的挑战。

PCB电源供电系统设计概览

通常在交流分析中,电源地之间的输入阻抗是用来衡量电源供电系统特性的一个重要的观测量。对这个观测量的确定在直流分析中则演变成为IR压降的计算。无论在直流或交流的分析中,影响电源供电系统特性的因素有:PCB的分层、电源板层平面的形状、元器件的布局、过孔和管脚的分布等等。

“图1:PCB上一些常见的会增加电流路径阻性的物理结构设计”
图1:PCB上一些常见的会增加电流路径阻性的物理结构设计

电源地之间的输入阻抗概念就可以应用在对上述因素的仿真和分析中。比如,电源地输入阻抗的一个非常广泛的应用是用来评估板上去耦电容的放置问题。随着一定数量的去耦电容被放置在板上,电路板本身特有的谐振可以被抑制掉,从而减少噪声的产生,还可以降低电路板边缘辐射以缓解电磁兼容问题。为了提高电源供电系统的可靠性和降级系统的制造成本,系统设计工程师必须经常考虑如何经济有效地选择去耦电容的系统布局。

高速电路系统中的电源供电系统通常可以分成芯片、集成电路封装结构和PCB三个物理子系统。芯片上的电源栅格由交替放置的几层金属层构成,每层金属由X或Y方向的金属细条构成电源或地栅格,过孔则将不同层的金属细条连接起来。

对于一些高性能的芯片,无论内核或是IO的电源供电都集成了很多去耦单元。集成电路封装结构,如同一个缩小了的PCB,有几层形状复杂的电源或地平板。在封装结构的上表面,通常留有去耦电容的安装位置。PCB则通常含有连续的面积较大的电源和地平板,以及一些大大小小的分立去耦电容元件,及电源整流模块(VRM)。邦定线、C4凸点、焊球则把芯片、封装和PCB连接在了一起。

整个电源供电系统要保证给各个集成电路器件提供在正常范围内稳定的电压。然而,开关电流和那些电源供电系统中寄生的高频效应总是会引入电压噪声。其电压变化可以由下式计算得到:

“”

这里ΔV是在器件处观测到的电压波动,ΔI是开关电流。Z是在器件处观测到的整个电源供电系统电源与地之间的输入阻抗。为了减小电压波动,电源与地之间要保持低阻。在直流情况下,由于Z变成了纯电阻,低阻就对应了低的电源供电IR压降。在交流情况下,低阻能使开关电流产生的瞬态噪声也变小。当然,这就需要Z在很宽的频带上都要保持很小。

“图2:Sigrity
图2:Sigrity PowerDC计算得到电源板层上的电流分布。

注意到电源和地通常用来作为信号回路和参考平面,因此电源供电系统与信号分布系统之间有着很紧密的关系。然而,由于篇幅的限制,同步开关噪声(IO SSO)引入的电源供电系统的噪声现象和电流回路控制问题将不在这里讨论。以下几节将忽略信号系统,而单纯注重电源供电系统的分析。

直流IR压降

由于芯片的电源栅格(Power Grid)的特征尺寸很小(几微米甚至更小),芯片内的电阻损耗严重,因此芯片内的IR压降已经被广泛地研究。而在下面几种情况下,PCB上的IR压降(在几十到几百毫伏的范围内)对高速系统设计同样会有较大的影响。

电源板层上有Swiss-Chess结构、Neck-Down结构和动态布线造成的板平面被分割等情况(图1);电源板层上电流通过的器件管脚、过孔、焊球、C4凸点的数量不够,电源平板厚度不足,电流通路不均衡等;系统设计需要低电压、大电流,又有较紧的电压浮动的范围。

“图3:包括和不包括电源整流模块的平板对输入阻抗。”
图3:包括和不包括电源整流模块的平板对输入阻抗。

例如,一个高密度和高管脚数的器件由于有大量的过孔和反焊盘,在芯片封装结构及PCB的电源分配层上往往会形成所谓的Swiss-Chess结构效应。Swiss-Chess结构会产生很多高阻性的微小金属区域。根据“”由于电源供电系统中有这样的高阻电流通路,送到PCB上元器件的电压或电流有可能会低于设计要求。因此一个好的直流IR压降仿真模拟是估计电源供电系统允许压降范围的关键。通过各种各样可能性的分析为布局布线前后提供设计方案或规则。

布线工程师、系统工程师、信号完整性工程师和电源设计工程师还可以将IR压降分析结合在约束管理器(constraint manager)中,作为对PCB上每一个电源和地网表进行设计规则核查的最终检验工具(DRC)。这种通过自动化软件分析的设计流程可以避免靠目测,甚至经验所不能发现的复杂电源供电系统结构上的布局布线问题。图2展示了IR压降分析可以准确地指出一高性能PCB上电源供电系统中关键电压电流的分布。

交流电源地阻抗分析

很多人知道一对金属板构成一个平板电容器,于是认为电源板层的特性就是提供平板电容以确保供电电压的稳定。在频率较低,信号波长远远大于平板尺寸时,电源板层与地板的确构成了一个电容。

然而,当频率升高时,电源板层的特性开始变得复杂了。更确切地说,一对平板构成了一个平板传输线系统。电源与地之间的噪声,或与之对应的电磁场遵循传输线原理在板之间传播。当噪声信号传播到平板的边缘时,一部分高频能量会辐射出去,但更大一部分能量会反射回去。来自平板不同边界的多重反射构成了PCB中的谐振现象。

“图4:三种设置情况下
图4:三种设置情况下 PowerSI计算得到的PCB输入阻抗曲线。(a)不包含电源整流模块;(b)包含电源整流模块;(c)包含电源整流模块和一些去耦电容

在交流分析中,PCB的电源地阻抗谐振是个特有的现象。图3展示了一对电源板层的输入阻抗。为了比较,图中还画了一个纯电容和一个纯电感的阻抗特性。板的尺寸是30cm×20cm,板间间距是100um,填充介质是FR4材料。板上的电源整流模块用一个3nH的电感来代替。显示纯电容阻抗特性的是一个20nF的电容。从图上可以看出,在板上没有电源整流模块时,在几十兆的频率范围内,平板的阻抗特性(红线)和电容(蓝线)一样。在100MHz以上,平板的阻抗特性呈感性(沿着绿线)。到了几百兆的频率范围后,几个谐振峰的出现显示了平板的谐振特性,这时平板就不再是纯感性的了。

至此,很明显,一个低阻的电源供电系统(从直流到交流)是获得低电压波动的关键:减少电感作用,增加电容作用,消除或降低那些谐振峰是设计目标。

为了降低电源供电系统的阻抗,应遵循以下一些设计准则:

1. 降低电源和地板层之间的间距;

2. 增大平板的尺寸;

3. 提高填充介质的介电常数;

4. 采用多对电源和地板层。

然而,由于制造或一些其他的设计考虑,设计工程师还需要用一些较为灵活的有效的方法来改变电源供电系统的阻抗。为了减小阻抗并且消除那些谐振峰,在PCB上放置分立的去耦电容便成为常用的方法。

图4显示了在三种不同设置下,用Sigrity PowerSI计算得到的电源供电系统的输入阻抗:

a. 没有电源整流模块,没有去耦电容放置在板上。

b. 电源整流模块用短路来模拟,没有去耦电容放置在板上。

c. 电源整流模块用短路来模拟,去耦电容放置在板上。

从图中可见,例子a蓝线,在集成电路芯片的位置处观测到的电源供电系统的输入阻抗在低频时呈现出容性。随着频率的增加,第一个自然谐振峰出现在800MHz的频率处。此频率的波长正对应了电源地平板的尺寸。

例子b的绿线,输入阻抗在低频时呈现出感性。这正好对应了从集成电路芯片的位置到电源整流模块处的环路电感。这个环路电感和平板电容一起引入了在200MHz的谐振峰。

例子c的红线,在板上放置了一些去耦电容后,那个200MHz的谐振峰被移到了很低的频率处(<20MHz),并且谐振峰的峰值也降低了很多。第一个较强的谐振峰则出现在大约1GHz处。由此可见,通过在PCB上放置分立的去耦电容,电源供电系统在主要的工作频率范围内可以实现较低的并且是平滑的交流阻抗响应。因此,电源供电系统的噪声也会很低。

“图5:针对不同结构仿真计算得到的输入阻抗。不考虑芯片和封装结构(红线);考虑封装结构(蓝线);考虑芯片、封装和电路板(绿线)。”
图5:针对不同结构仿真计算得到的输入阻抗。不考虑芯片和封装结构(红线);考虑封装结构(蓝线);考虑芯片、封装和电路板(绿线)。

在板上放置分立的去耦电容使得设计师可以灵活地调整电源供电系统的阻抗,实现较低的电源地噪声。然而,如何选择放置位置、选用多少以及选用什么样的去耦电容仍旧是一系列的设计问题。因此,对一个特定的设计寻求最佳的去耦解决方案,并使用合适的设计软件以及进行大量的电源供电系统的仿真模拟往往是必须的。

协同设计概念

图4实际上还揭示了另一个非常重要的事实,即PCB上放置分立的去耦电容的作用频率范围仅仅能达到几百兆赫兹。频率再高,每个分立去耦电容的寄生电感以及板层和过孔的环路电感(电容至芯片)将会极大地降低去耦效果,仅仅通过PCB上放置分立的去耦电容是无法进一步降低电源供电系统的输入阻抗的。从几百兆赫兹到更高的频率范围,封装结构的电源供电系统的板间电容,以及封装结构上放置的分立去耦电容将会开始起作用。到了GHz频率范围,芯片内电源栅格之间的电容以及芯片内的去耦电容是唯一的去耦解决方案。

图5显示了一个例子,红线是一个PCB上放置一些分立的去耦电容后得到的输入阻抗。第一个谐振峰出现在600MHz到700MHz。在考虑了封装结构后,附加的封装结构的电感将谐振峰移到了大约450MHz处,见蓝线。在包括了芯片电源供电系统后,芯片内的去耦电容将那些高频的谐振峰都去掉了,但同时却引入了一个很弱的30MHz谐振峰,见绿线。这个30MHz的谐振在时域中会体现为高频翻转信号的中频包络上的一个电压波谷。

芯片内的去耦是很有效的,但代价却是要用去芯片内宝贵的空间和消耗更多的漏电流。将芯片内的去耦电容挪到封装结构上也许是一个很好的折衷方案,但要求设计师拥有从芯片、封装结构到PCB的整个系统的知识。但通常,PCB的设计师无法获得芯片和封装结构的设计数据以及相应的仿真软件包。对于集成电路设计师,他们通常不关心下端的封装和电路板的设计。但显然采用协同设计概念对整个系统、芯片-封装-电路板的电源供电系统进行优化分析设计是将来发展的趋势。一些走在电子设计前沿的公司事实上已经这样做了。

本文转载自:百度文库
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 8

PCB抄板及设计工作中,我们常常要对电路板进行调试与测试,六类模块电路板的调试就是其中一种,为了能让大家更好的理解六类模块电路板的调试技术,我先给大家简单的介绍一下六类模块。六类模块的核心部件是线路板,其设计结构、制作工艺基本上就决定了产品的性能指标,六类模块执行的标准是 EIA/TIA 568B.2-1,当中最为重要的参数是插入损耗、回波损耗、近端串扰等。

插入损耗 (Insert Loss):由于传输通道阻抗的存在,它会随着信号频率的增加而使信号的高频分量衰减加大,衰减不仅与信号频率有关,也与传输距离有关,随着长度的增加,信号衰减也会随着增加。回波损耗(Return Loss):由于产品中阻抗发生变化,就会产生局部震荡,致使信号反射,被反射到发送端的一部分能量会形成噪音,导致信号失真,降低传输性能。如全双工的千兆网,会将反射信号误认为是收到的信号而引起有用信号的波动,造成混乱,反射的能量越少,就意味着通道采用线路的阻抗一致性越好,传输信号越完整,在通道上的噪音就越小。

回波损耗RL的计算公式:

回波损耗=发射信号÷反射信号。 

在设计中,保证阻抗的全线路一致性以及与100欧姆阻抗的六类线缆配合是解决回波损耗参数失效的有效手段。例如PCB线路的层间距离不均匀、传输线路铜导体截面变化、模块内的导体与六类线缆导体不匹配等,都会引起回波损耗参数变化。近端串扰(NEXT): NEXT是指在一对传输线路中,一对线对另一对线的信号耦合,即为当一条线对发送信号时,在另一条相邻的线对收到的信号。这种串扰信号主要是由于临近绕对通过电容或电感耦合过来的,通过补偿的办法,抵消、减弱其干扰信号,使其不能产生驻波是解决该参数失效的主要办法。

在模块试制阶段,用理论做指导,以计算机辅助设计为依据,就能很快的达到预期效果。在国内进行的六类模块PCB设计中,主要以线路对角补偿理论做依据,进行大量的试制工作,同样也可达到预期效果。模块与插头引起的信号外漏现象会发生相互间的信号干涉,为防止信号干涉现象,在平衡链路中导体进行扭绕,达到平衡传输的目的,扭绕结构会造成信号间的相位变化,也会增大线路上的信号衰减,这个结构称之为非屏蔽结构(UTP)。4对平衡双绞线中,每对线的绞距不同,线缆尾端使用模块化的连接件,形成连接件和接插件之间的相连,相互连接区内形成导体之间进行的平衡结构,即为六类系统的永久链路。在永久链路内产生了在平衡线路中所发生的信号干扰现象,即为串扰,解决串扰问题是进行高速通信用连接件制造的核心技术。 

在接触端子之间产生接触损失会导致衰减、反射损失等现象,这种损失在高速信号传输时,会产生障碍和故障,解决这类问题是进行高速通信用连接件制造的核心技术。在模块与插头的连接线路中,插头内的每对连接端子是平衡线路,平衡线路中导体会产生信号外漏及阻抗损耗,阻碍通信的最大因素就是信号外漏。可通过研究E场和H场解决此类问题或从研究反向衰减的方法中寻找解决方案,这是高速通信用连接件制造的核心技术。E场和H场平衡线路上所发生的信号干扰,即电磁场干扰,可通过E场和H场的分布进行描述。

电子通信线路测试的主要参数是扫频下进行的相关测量,在这个频率信号上附加语音或数据包进行传输,传输速度越高频率越快。用信号外漏的解决方法来解释产生问题的插座信号外漏现象,最基本的方法是根据电感和电容所发生的信号外漏仿真图,在信号集中区域收集信号并进行返送。在设计中,耦合电容的设计是关键参数,与耦合线路的长度、线间距离、宽度、补偿线路布置等有关。考虑到六类系统采用4对线同时传输信号,必然会对其产生综合远端串绕,可通过分析,进行计算机仿真,设计出补偿线路。国内同行一般进行的六类模块试制过程主要是在确定主干回路后,在设计出补偿回路,进行大量的方案设计和样品制作,在补偿线路、PCB层间结构基本确定后,后续工作主要是通过工艺改进,从而提高性能。

六类模块PCB调试技术主要调整的参数有:

● 层间间隙参数、铜箔厚度参数、8根主传输线路布置参数、8根主传输线路的宽度、相对距离;

● 采用对角补偿方式调整每线对与其它线对的补偿,包括补偿线路位置分布、补偿线路长度与宽度、补偿线路间隙等;

● 对PCB加工厂工艺参数的调整;

每个电路板设计工程师及PCB抄板从业人员都必须要掌握六类模块PCB调试技术及技巧,只有掌握好了六类模块PCB调试技术,才能做出质量好的电路板,才能得到好评,才能在市场中站得住脚。

本文转载自:网络
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 8

由于开关电源的开关特性,容易使得开关电源产生极大的电磁兼容方面的干扰,作为一个电源工程师、电磁兼容工程师,或则一个 PCB layout 工程师必须了解电磁兼容问题的原因已经解决措施,特别是 layout 工程师,需要了解如何避免脏点的扩大,本文主要介绍了电源 PCB 设计的要点。

layout与PCB的29个基本关系

1、几个基本原理:任何导线都是有阻抗的;电流总是自动选择阻抗最小的路径;辐射强度和电流、频率、回路面积有关;共模干扰和大 dv/dt 信号对地互容有关;降低 EMI 和增强抗干扰能力的原理是相似的。

2、布局要按电源、模拟、高速数字及各功能块进行分区。

3、尽量减小大 di/dt 回路面积,减小大 dv/dt 信号线长度(或面积,宽度也不宜太宽,走线面积增大使分布电容增大,一般的做法是:走线的宽度尽量大,但要去掉多余的部分),并尽量走直线,降低其隐含包围区域,以减小辐射。

4、感性串扰主要由大 di/dt 环路(环形天线),感应强度和互感成正比,所以减小和这些信号的互感(主要途径是减小环路面积、增大距离)比较关键;容性串扰主要由大 dv/dt 信号产生,感应强度和互容成正比,所有减小和这些信号的互容(主要途径是减小耦合有效面积、增大距离,互容随距离的增大降低较快)比较关键。

5、尽量利用环路对消的原则来布线,进一步降低大 di/dt 回路的面积,如图 1 所示(类似双绞线利

用环路对消原理提高抗干扰能力,增大传输距离):

“图
图 1 ,环路对消( boost 电路的续流环)

6、降低环路面积不仅降低了辐射,同时还降低了环路电感,使电路性能更佳。

7、降低环路面积要求我们精确设计各走线的回流路径。

8、当多个 PCB 通过接插件进行连接时,也需要考虑使环路面积达到最小,尤其是大 di/dt 信号、高频信号或敏感信号。最好一个信号线对应一条地线,两条线尽量靠近,必要时可以用双绞线进行连接(双绞线每一圈的长度对应于噪声半波长的整数倍)。如果大家打开电脑机箱,就可以看到主板到前面板 USB 接口就是用双绞线进行连接,可见双绞线连接对于抗干扰和降低辐射的重要性。

9、对于数据排线,尽量在排线中多安排一些地线,并使这些地线均匀分布在排线中,这样可以有效降低环路面积。

10、有些板间连接线虽然是低频信号,但由于这些低频信号中含有大量的高频噪声(通过传导和辐射),如果没有处理好,也很容易将这些噪声辐射出去。

11、布线时首先考虑大电流走线和容易产生辐射的走线。

12、开关电源通常有 4 个电流环:输入、输出、开关、续流,(如图 2 )。其中输入、输出两个电流环几乎为直流,几乎不产生 emi ,但容易受干扰;开关、续流两个电流环有较大的 di/dt ,需要注意。

“图
图 2 , Buck 电路的电流环

13、mos ( igbt )管的栅极驱动电路通常也含有较大的 di/dt 。

14、在大电流、高频高压回路内部不要放置小信号回路,如控制、模拟电路,以避免受到干扰。

15、减小易受干扰(敏感)信号回路面积和走线长度,以减小干扰。

16、小信号走线远离大 dv/dt 信号线(比如开关管的 C 极或 D 极,缓冲 (snubber) 和钳位网络),以降低耦合,可在中间铺地(或电源,总之是常电位信号)进一步降低耦合,铺地和地平面要良好接触。小信号走线同时也要尽量远离大 di/dt 的信号线,防止感性串扰。小信号走线最好不要走到大 dv/dt 信号的下方。小信号走线背面如果能够铺地(同性质地),也能降低耦合到的噪声信号。

17、比较好的做法是,在这些大 dv/dt 、 di/dt 信号走线(包括开关器件的 C/D 极、开关管散热器)的周围和背面铺地,将上下两层铺地用过孔连接,并将此地用低阻抗走线接到公共接地点(通常为开关管的 E/S 极,或取样电阻)。这样可以减小辐射 EMI 。要注意,小信号地一定不能接到此屏蔽地上,否则会引入较大干扰。大 dv/dt 走线通常会通过互容将干扰耦合到散热器及附近的地,最好将开关管散热器接到屏蔽地上,采用表贴开关器件也会降低互容,从而降低耦合。

18、易产生干扰的走线最好不要使用过孔,它会通过过孔干扰过孔所穿过的所有层。

19、屏蔽可以降低辐射 EMI ,但由于增大了对地的电容,会使传导 EMI (共模,或非本征差模)有所增大,不过只要屏蔽层接地得当,不会增大很多。实际设计中可权衡考虑。

20、要防止共阻抗干扰,采用一点接地,电源从一点引出。

21、开关电源通常有三种地:输入电源大电流地、输出电源大电流地、小信号控制地,地的连接方法见如下示意图:

“”

“”

22、接地时首先应先判断地的性质,再进行连接。采样及误差放大的地通常应当接到输出电容的负极,采样信号通常应从输出电容的正极取出,小信号控制地和驱动地通常要分别接到开关管的 E/S 极或取样电阻上,防止共阻抗干扰。通常 IC 的控制地和驱动地不单独引出,此时取样电阻到上述地的引线阻抗必须尽量小,最大程度减小共阻抗干扰,提高电流采样的精度。

23、输出电压采样网络最好靠近误差放大器,而不是靠近输出端,这是由于低阻抗信号比高阻抗信号更不容易受到干扰,采样走线对要尽量相互靠近以减小拾取到的噪声。

24、布局注意电感要远离,并相互垂直,以减小互感,尤其是储能电感和滤波电感。

25、布局注意高频电容和低频电容并联使用时,高频电容靠近使用者。

26、低频干扰一般为差模( 1M 以下),高频干扰一般为共模,通常通过辐射耦合。

27、如果高频信号被耦合到输入引线,很容易形成 EMI (共模),可在输入引线接近电源处套一个磁环,如果 EMI 降低就表明存在此问题。解决此问题的方法是,降低耦合或降低电路的 EMI 。如果高频噪声没有被过滤干净而传导到输入引线,也会形成 EMI (差模),此时套磁环不能解决问题,在输入引线接近电源处串两个高频电感(对称),如果 EMI 降低就表明存在此问题。解决此问题的方法是改善滤波,或采用缓冲、钳位等手段减小高频噪声的产生。

28、差模和共模电流的测量:

“”

29、EMI 滤波器要尽量靠近进线,进线的走线要尽量短,尽量减小 EMI 滤波器前后级的耦合。进线最好用机壳地进行屏蔽(方法如上所述)。输出 EMI 滤波器也要作类似处理。尽量拉开进线和高 dv/dt 信号走线的距离,在布局上要加以考虑。

本文转载自:维库电子
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 13

在PCB的EMC设计考虑中,首先涉及的便是层的设置; 单板的层数由电源、地的层数和信号层数组成;在产品的EMC设计中,除了元器件的选择和电路设计之外,良好的PCB设计也是一个非常重要的因素。
  
PCB的EMC设计的关键,是尽可能减小回流面积,让回流路径按照我们设计的方向流动。而层的设计是PCB的基础,如何做好PCB层设计才能让PCB的EMC效果最优呢?
  
PCB层的设计思路:
  
PCB叠层EMC规划与设计思路的核心就是合理规划信号回流路径,尽可能减小信号从单板镜像层的回流面积,使得磁通对消或最小化。
  
1、单板镜像层
  
镜像层是PCB内部临近信号层的一层完整的敷铜平面层(电源层、接地层)。主要有以下作用:
  
(1)降低回流噪声:镜像层可以为信号层回流提供低阻抗路径,尤其在电源分布系统中有大电流流动时,镜像层的作用更加明显。
  
(2)降低EMI:镜像层的存在减少了信号和回流形成的闭合环的面积,降低了EMI;
  
(3)降低串扰:有助于控制高速数字电路中信号走线之间的串扰问题,改变信号线距镜像层的高度,就可以控制信号线间串扰,高度越小,串扰越小;
  
(4)阻抗控制,防止信号反射。
  
2、镜像层的选择
  
(1)电源、地平面都能用作参考平面,且对内部走线有一定的屏蔽作用;
  
(2)相对而言,电源平面具有较高的特性阻抗,与参考电平存在较大的电势差,同时电源平面上的高频干扰相对比较大;
  
(3)从屏蔽的角度,地平面一般均作了接地的处理,并作为基准电平参考点,其屏蔽效果远远优于电源平面;
  
(4)选择参考平面时,应优选地平面,次选电源平面。
   
磁通对消原理:
  
根据麦克斯韦方程,分立的带电体或电流,它们之间的一切电的及磁的作用都是通过它们之间的中间区域传递的,不论中间区域是真空还是实体物质。在PCB中磁通总是在传输线中传播的,如果射频回流路径平行靠近其相应的信号路径,则回流路径上的磁通与信号路径上的磁通是方向相反的,这时它们相互叠加,则得到了通量对消的效果。
    
磁通对消的本质就是信号回流路径的控制,具体示意图如下:
  

“”

如何用右手定则来解释信号层与地层相邻时磁通对消效果,解释如下:

“”

(1)当导线上有电流流过时,导线周围便会产生磁场,磁场的方向以右手定则来确定。

(2)当有两条彼此靠近且平行的导线,如下图所示,其中一个导体的电流向外流出,另一个导体的电流向内流入,如果流过这两根导线的电流分别是信号电流和它的回流电流,那么这两个电流是大小相等方向相反的,所以它们的磁场也是大小相等,而方向是相反的,因此能相互抵消。
    
六层板设计实例

“”

1、对于六层板,优先考虑方案3;

“”

分析:
  
(1)由于信号层与回流参考平面相邻,S1、S2、S3相邻地平面,有最佳的磁通抵消效果,优选布线层S2,其次S3、S1。
  
(2)电源平面与GND平面相邻,平面间距离很小,有最佳的磁通抵消效果和低的电源平面阻抗。
  
(3)主电源及其对应的地布在4、5层,层厚设置时,增大S2-P之间的间距,缩小P-G2之间的间(相应缩小G1-S2层之间的间距),以减小电源平面的阻抗,减少电源对S2的影响。
  
2、在成本要求较高的时候,可采用方案1;
  

“”

分析:
  
(1)此种结构,由于信号层与回流参考平面相邻,S1和S2紧邻地平面,有最佳的磁通抵消效果;
  
(2)电源平面由于要经过S3和S2到GND平面,差的磁通抵消效果和高的电源平面阻抗;
  
(3)优选布线层S1、S2,其次S3、S4。
  
3、对于六层板,备选方案4
 

“”

分析:
  
对于局部、少量信号要求较高的场合,方案4比方案3更适合,它能提供极佳的布线层S2。
  
4、最差EMC效果,方案2

“”

分析:
  
此种结构,S1和S2相邻,S3与S4相邻,同时S3与S4不与地平面相邻,磁通抵消效果差。 
  
总结
  
PCB层设计具体原则:
  
(1)元件面、焊接面下面为完整的地平面(屏蔽);
  
(2)尽量避免两信号层直接相邻;
  
(3)所有信号层尽可能与地平面相邻;
  
(4)高频、高速、时钟等关键信号布线层要有一相邻地平面。

本文转载自:网络
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:
cathy@eetrend.com 进行处理。

围观 9

首先需要说明的是,盎司(OZ)本身是一个重量单位。盎司和克(g)的换算公式为:1OZ ≈28.35g。

在PCB行业中,1OZ意思是重量1OZ的铜均匀平铺在1平方英尺(FT2)的面积上所达到的厚度。它是用单位面积的重量来表示铜箔的平均厚度。用公式来表示即,1OZ=28.35g/ FT2(FT2为平方英尺,1平方英尺=0.09290304平方米)。

具体来说,它和长度也可以说厚度的换算方法如下:

首先,我们知道铜的密度常数和相关单位换算公式如下:
铜的密度ρ=8.9g/cm3
1厘米(cm)=10毫米(mm); 1毫米(mm)=1000微米(um)
1mil≈25.4um
1 FT2≈929.0304cm2
1mil≈25.4um

根据质量的计算公式m=ρ×V(体积)=ρ×S(面积)×t(厚度),知道铜箔的重量除以铜的密度和面积即为铜箔厚度!

从前文又知,1OZ=t×929.0304cm2×8.9g/ cm3=28.35g

所以,t=28.35÷929.0304÷8.9cm≈0.0034287cm=34.287um≈34.287÷25.4mil≈1.35mil

由此可知,1OZ铜箔的厚度约为35um或者1.35mil。

铜厚1.OZ(0.035mm) 铜厚1.5OZ(0.05mm) 铜厚2.OZ(0.07mm)

PCB线宽与电流关系

先计算Track的截面积,大部分PCB的铜箔厚度为35um(不确定的话可以问PCB厂家)它乘上线宽就是截面积,注意换算成平方毫米。 有一个电流密度经验值,为15~25安培/平方毫米。把它称上截面积就得到通流容量。

二、数据:

PCB载流能力的计算一直缺乏权威的技术方法、公式,经验丰富CAD工程师依靠个人经验能作出较准确的判断。但是对于CAD新手,不可谓遇上一道难题。

PCB的载流能力取决与以下因素:线宽、线厚(铜箔厚度)、容许温升。大家都知道,PCB走线越宽,载流能力越大。在此,请告诉我:假设在同等条件下,10MIL的走线能承受1A,那么50MIL的走线能承受多大电流,是5A吗?答案自然是否定的。请看以下来自国际权威机构提供的数据:

线宽的单位是:Inch (inch 英寸=25.4 millimetres 毫米)1 oz.铜=35微米厚,2 oz.=70微米厚, 1 OZ =0.035mm 1mil.=10-3inch.

实验中还得考虑导线长度所产生的线电阻所引起的压降。工艺焊所上的锡只是为了增大电流容量,但很难控制锡的体积。1OZ铜,1mm宽,一般作 1 - 3 A电流计,具体看你的线长、对压降要求。

最大电流值应该是指在温升限制下的最大允许值,熔断值是温升到达铜的熔点的那个值。Eg. 50mil 1oz 温升1060度(即铜熔点),电流是22.8A

本文转载自:电源研发精英圈
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 19

如果PCB的地较多,有SGND、AGND、GND,等等,就要根据PCB板面位置的不同,分别以最主要的“地”作为基准参考来独立覆铜,即是将地连接在一起。

“”

一般铺铜有几个方面原因

1、EMC.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如 PGND 起到防护作用。

2、PCB 工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的PCB 板层铺铜。

3、信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。当然还有散热,特殊器件安装要求铺铜等等原因。

一、铺铜的一大好处是降低地线阻抗(所谓抗干扰也有很大一部分是地线阻抗降低带来的)数字电路中存在大量尖峰脉冲电流,因此降低地线阻抗显得更有必要一些,普遍认为对于全由数字器件组成的电路应该大面积铺地,而对于模拟电路,铺铜所形成的地线环路反而会引起电磁耦合干扰得不偿失(高频电路例外)。因此,并不是是个电路都要普铜的(BTW:网状铺铜比整块整块的铺性能要好)

二、电路铺铜的意义在于:

1、铺铜和地线相连,这样可以减小回路面积2、大面积的铺铜相当于降低了地线的电阻,减小了压降从这两点上来说,不管是数字地,或模拟地都应该铺铜以增加抗干扰的能力,而且在高频的时候还应该把数字地和模拟地分开来铺铜,然后用单点相连,该单点可以用导线在一个磁环上绕几圈,然后相连。不过如果频率不算太高的话,或者仪器的工作条件不恶劣的话,可以相对放宽些。晶振在电路中可以算做一个高频发射源,你可以在周围铺铜,然后将晶振的外壳接地,这样会好一点。

三、铺铜的整块与网格有什么区别?

具体的来分析一下大概有3种作用:

1、 美观
2、 抑制噪声
3、为了减少高频干扰(在电路版上的理由)

根据走线的准则:电源跟地层尽可能走宽,为什么还要加网格啊?不是跟原理不符合吗?如果从高频的角度来看的话,更是不对了。在高频布线时最忌讳的就是尖锐的走线,在电源层有n多的90度则问题多多。其实为什么那样做完全是工艺的要求:看看那种手工焊的有没有那样画,几乎没有;你看到有这样画的,肯定上面有表帖芯片的那时,因为在贴片的时候有一种工艺叫波峰焊,他要对板子局部加热,如果全铺铜的话,2面的比热系数不一样,板子就翘起来,而板子一翘起来问题就来了,在上钢罩(也是工艺的需要)对芯片的pin很容易出错,废品率就直线上去了。其实这个做法也是有缺点的:在我们现在的腐蚀工艺下:菲林很容易粘在上面这样的话,在后面强酸工程中,那个点可能腐蚀不了,废品也不少,但是只有的话,只是板子坏了而上面是芯片跟板子一起完蛋!从这个角度来看的话,你懂为什么要那样画了吗?当然了,也有的表贴的没有加网格,从产品的一致性的角度来看问题的话,可能有2种情况:

1、他的腐蚀工艺很好;

2 、他不用波峰焊而是采用了更高级的回炉焊,但是这样的话,整个流水线的投资要上去3-5倍。

本文转载自:电子工程世界网
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 18

开关耐压与漏电要求

当开关电源的输入、输出电压交流超过36V, 直流超过42V 时,需要考虑触电问题。安规规定:任何两个可触及件或任何一个可触及件与电源的一极间漏电不要超过 及件与电源的一极间漏电不要超过0.7mAp 或直流 2mA。

输入电压为开关电源220V时,其冷热地之间的爬电距离不能小于6mm,两端口线间的间距必须大于3mm。

开关变压器的初次级之间的耐压要求使用交流3000v,设定漏电流为10mA。进行1分钟的测试,其漏电流必须小于10mA.

开关电源的输入端对地(外壳)的耐压使用交流1500V,设定漏电流为10mA,进行1分钟的耐压测试,其漏电流必须小于10mA。

开关电源的输出端对地(外壳)的耐压使用直流500V,设定漏电流为10mA,进行1分钟的耐压测试,其漏电流必须小于10mA。

开关安全爬电距离要求

两线中的一次侧和二次侧安全距离:6mm,加1mm开槽也要4.5mm。

三线中的一次侧和二次侧安全距离:6mm,加1mm开槽也要4.5mm。

保险丝两铜箔之间安全距离>2.5mm。加1mm开槽也要1.5mm。

L—N,L—GND,N—GND.之间的距离大于3.5mm。

初级滤波电容脚间距>4mm。

初次级间安全距离>6mm。

开关电源PCB布线要求

铜箔与铜箔之间:0.5mm

铜箔与焊点之间:0.75mm

焊点与焊点之间:1.0mm

铜箔与板边之间:0.25mm

孔边与孔边之间:1.0mm

孔边与板边之间:1.0mm

铜箔线宽>0.3mm。

转弯角度45°

平行线之间布线时要求等间距。

开关电源安全要求

从安规的元件中找出安规要求保险丝,其两个焊盘间的爬电距离>3.0mm(min)。在发生后级短路后,要在安规电容X,Y。其考虑耐压和容许的漏电流。在亚热带环境中其设备的漏电流要<0.7mA,工作在温带环境中的设备漏电流要<0.35mA,一般的Y电容要不大于4700pF。容量>0.1uF的X电容要加泄放电阻。在正常工作的设备掉电后,其插头间的电压在1秒内的电压值不大于42V。

开关电源保护要求

在开关电源总输出功率大于15W时,应进行短路测试。

输出端短路时,电路内不能发生有过热、起火,或者燃烧时间在3内。

相邻线路之间距离小于0.2mm时,可认为是短路。

电解电容应进行短路实验,此时因为电解电容很容易失效,在进行短路测试应注意器件,防止起火。

两种不同性质的金属不能作为接插件,因为会产生电腐蚀。

焊点与元件引脚的接触面积要大于元件引脚的横截面积。否则被认为是虚焊。

图解说明

“”

“”

影响开关电源的器件-电解电容

电解电容是开关电源中最不安全和对开关电源平均无故障工作时间MBTF影响最大的器件。

电解电容使用一段时间之后,电容量会减小,纹波电压会增大,所以很容易发热失效。

大功率电解电容发热失效时,经常会引起爆炸,因此,直径大于10mm的电解电容,要具有防爆功能。具有防爆功能的电解电容是在电容器外壳的顶部开十字槽,并在引脚的底部还要留排气孔。

电容器的使用寿命主要由电容器内部的温度来决定,而电容器的温升主要与纹波电流与纹波电压大小有关,因此,一般电解电容器给出的最大纹波电流和纹波电压参数,都是在特定工作温度(85℃或105℃)和特定使用寿命(2000小时)条件下的纹波电流值,即:在此最大纹波电流和纹波电压的条件下,电解电容器的寿命只有2000个小时。当要求电容器的使用寿命大于2000小时以上时,需按下式来设计电容器的使用寿命。

下面是根据著名的阿列纽斯理论得出的电解电容使用寿命计算公式:

“”

式中:

L:实际使用平均寿命;

L b :最大工作温度下的基本寿命 ,一般为2000小时(要查阅资料);

T max :最大工作温度,一般为85℃或105℃;

T a :实际环境温度;

T h :寿命折半所需之温度量,一般为10℃或12℃;

ΔT jo :加上最大额定波纹电流后,电容器的内部温升与电容器的封装结构有关,取值范围:3.5~10℃

ΔT j :加入实际波纹电流后,电容内部的温升。

其中:

“”

式中:

F:频率系数 ,频率系数在产品目录或规格书中列出,一般定义工作频率为120Hz或100kHz时F=1,其它工作频率时,F大于或小于1;

Io :最高工作温度时的额定波纹电流 ;

I:实际波纹电流 。

根据上面公式计算结果,电解电容器的温度每升高10℃~12℃,电解电容寿命就会降低一半。例如,如果要求电解电容器的使用寿命达到5万小时,则电解电容器的最高工作温度就不要超过55℃ 。

本文转载自:电源研发精英圈
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 55

要想保持印制电路板信号完整性,就应该采用能使印制线阻抗得到精确匹配的层间互连(通孔)这样一种独特方法。 随着数据通信速度提高到3Gbps以上,信号完整性对于数据传输的顺利进行至关重要。电路板设计人员试图消除高速信号路径上的每一个阻抗失配,因为这些阻抗失配

要想保持印制电路板信号完整性,就应该采用能使印制线阻抗得到精确匹配的层间互连(通孔)这样一种独特方法。

随着数据通信速度提高到3Gbps以上,信号完整性对于数据传输的顺利进行至关重要。电路板设计人员试图消除高速信号路径上的每一个阻抗失配,因为这些阻抗失配会产生信号抖动并降低数据眼的张开程度——从而不仅缩短数据传输的最大距离,而且还将诸如SONET(同步光网络)或XAUI(10Gb附属单元接口)等通用抖动规范的余量降到最低程度。

由于印刷电路板上的信号密度的提高,就需要更多的信号传输层,而且通过层间互连(通孔)实现传输也是不可避免的。过去,通孔代表一种产生信号失真的重要来源,因为其阻抗通常大约为25~35Ω。这么大的阻抗不连续性会使数据眼图的张开程度降低3dB,并会依据数据速率大小而产生大量的抖动。结果,电路板设计人员要么尝试避免在高速线路上使用通孔,要么尝试采用新技术,例如镗孔或盲孔。这些方法虽然有用,但却会增加复杂度并大大提高电路板成本。

可以利用一种新的“类似同轴的”通孔结构来避免标准通孔出现的严重阻抗失配问题。这种结构以一种特殊的配置将接地通孔放置在信号通孔四周。采用这种技术设计的通孔在TDR(时域反射计)曲线上显示阻抗不连续性低于4%(50±2Ω)和信号质量有所改善。这种新方法产生一个阻抗可调的垂直通道。开发人员利用信号线在中心的简单同轴模型产生这种通孔结构;四周的接地屏蔽产生一个均匀分布的阻抗。四个在中心信号通孔四周排成一圈的接地通孔取代了均匀的接地屏蔽(图1)。因为这四个外通孔都连接到印制电路板接地或VDD(电源),所以它们携带电荷,而且其中每一个通孔与信号通孔之间形成电容。电容量的计算取决于通孔直径、介电常数以及信号通孔和接地通孔之间的距离。中心通孔的间隙(凹缘)“触及”外层通孔,所以电容量沿垂直通道均匀分布——防止每一电源平面和接地平面的电容量急剧增加。外侧的接地通孔为信号返回电流提供路径,并在信号通孔和接地通孔之间形成一个电感回路。

“图1
图1 印制电路板层间互连设计的新技术提供可预测的路径阻抗和改进的信号完整性。

你可以利用简单的公式(参考文献1)计算出由一个接地通孔与信号通孔形成的电容量和电感量。计算时,你可以假定这两个通孔实质上是两根直径相同的导线。D为通孔的直径,a为信号通孔和接地通孔之间的中心距。一对通孔的电感L的计算公式为:“”

一对通孔的电容C计算公式为:“”

因为主要由5个通孔构成的垂直通道是均匀的,因此一对通孔的的阻抗Z的计算公式为:“”

公式1计算了标准双线系统的电容量。改进的通孔结构增加了三个额外的接地通孔,所以信号通孔中的正电荷量保持不变,但所有的负电荷则均匀地分布在四个接地通孔上。因此,改进的通孔结构的总电容量大约与双线系统的总电容相同。但是,这种通孔模型的电感量则是双线系统电感量的四分之一,因为信号通孔与四个接地通孔之间构成了四个并联的电感回路,从而通孔的阻抗Z为:“”

试验人员在从60密耳厚的6层电路板到130密耳厚的16层电路板上使用FR4 polyclad 370、Getec和Rogers电路板材料,对这种通孔结构进行了测试。他们利用TDR测量和基于CST(计算机仿真技术)的3-D场测定仪验证了计算所得的通孔阻抗。他们推导的公式预示无论电路板的厚度如何,阻抗都格外地好(±2Ω),因为通孔的阻抗公式与电路板厚度无关。表1将计算获得的6层62密耳FR4测试电路板(er=4.1)的阻抗与TDR测量结果和基于CST的Microwave Studio 3-D场测定仪仿真所得的阻抗值进行了比较。计算所得的通孔阻抗与测量结果的误差在±2Ω之内。

“图2
图2 黄色波形表示具有常规通孔的通道的TDR曲线。

绿色波形表示具有阻抗受控通孔的通道的TDR曲线。 TDR曲线是确定通孔阻抗或信号通道上其它不连续性的一种好方法。图2示出了在测试板的两个几乎相同的通道上测得的TDR曲线。唯一的差别是,一个通道具有直径为14.5密耳、凹缘(间隙)为10密耳的常规通孔,而另一个通道

曲线是确定通孔阻抗或信号通道上其它不连续性的一种好方法。图2示出了在测试板的两个几乎相同的通道上测得的TDR曲线。唯一的差别是,一个通道具有直径为14.5密耳、凹缘(间隙)为10密耳的常规通孔,而另一个通道则具有直径为14.5密耳、中心距离为41密耳的改进型通孔结构。TDR曲线表明,SMA连接器的阻抗失配在两种情况下都是相同的。受控阻抗通孔的阻抗大约为52Ω,而常规通孔的阻抗为48~54Ω。常规通孔的阻抗匹配比改进型通孔结构的要差。但是,对于常规通孔来说,匹配还是不错的,而且,根据这一TDR曲线,你应当预计到信号失真很小。

“图3
图3 这种S21曲线示出了用绿色表示的阻抗受控通孔和用黄色表示的常规通孔。

TDR测量的一个缺点是,测量结果是与设备上升时间相关的。它没有显示离散频率不连续性的频率响应。一种验证和比较通孔阻抗失配的更好方法是观察网络分析仪的S21散射参数。S21曲线示出了特定频率的信号是如何通过传输线通道的而其它频率的信号是如何被反射或衰减的。图3示出了TDR测量中两个通道的S21曲线。两个通道是相同的,唯一的差别是一个通道具有改进型通孔结构(绿色曲线),而另一个通道具有常规通孔(黄色曲线)。这种改进型通孔结构表明频率响应极好,第一谐振出现在大约10 GHz处。另一方面,常规通孔表明,即使阻抗失配很小,在整个频率段内仍有多重反射。这些反射导致信号在某些频率比其它频率衰减得更大,因而进一步降低了高速信号的质量。

“图4
图4 试验人员开发了一块既有标准通孔又有改进的阻抗通孔的测试电路板,用以测量信号性能。

在这块测试板上,SMA连接器和通孔之间的距离大约为1.4英寸,这相当于S21曲线上清晰可见的大约2.35 GHz频率(利用公式2)。虽然非对称通道不连续性的频率响应可能略微不同,但是通道都被设计成对称的。引起黄色常规通孔曲线上其它反射的主要是信号返回电流路径。

因为常规通孔不为信号返回电流提供路径,所以信号返回电流要走与常规通孔最近的最小电感量的路径。信号返回电流流过SMA连接器的接地通孔,并流过相邻通道的接地通孔结构。因为信号返回电流走最近的路径,所以正如你所预料的,S21曲线上的谐振频率约为5 GHz(0.7英寸),而不是4.2 GHz(0.8英寸)。此外,信号返回电流从该SMA的接地通孔流到远端SMA连接器(一条大约1.6英寸长的电流路径),从而在大约2 GHz时引起另一个谐振(公式3和4)。你可以在S21曲线上清晰地观察到返回电流引起的这两种现象。 下列公式可以计算出具有常规通孔的通道的谐振频率:

“”

你根据S21测量可以得出的第一个结论是,谐振频率与传输线上阻抗不连续性的位置有很大关系。这样说并不意味着你应该将通孔置放在靠近发射器或连接器的地方,以便使阻抗失配出现在大于10 GHz的频率上。不幸的是,这种方法实际上只是在接收器处阻抗完美匹配时才有效。否则,接收器处将出现一个反射信号,而且在最靠近发射器的通孔处将出现另一个反射信号。这些反射信号导致从接收器到通孔再到接收器的距离很长,这又进而转换成一个很低的谐振频率。

根据S21测量得出的第二个结论是信号返回电流会产生大量的反射。S21测量示出了两个几乎相同、只是信号返回路径不同的通道及其略有差别的阻抗失配。S21曲线表明,常规

通孔在没有这条很近的返回路径时会产生较多的反射,因为信号返回电流走的是距离最近的、电感量最小的路径,即使相差一英寸,也会引起谐振。

“图5
图5 一组对阻抗受控通孔(a)和常规通孔(b)的电流密度进行比较的曲线,表明返回电流流过一定距离的附加接地通孔。

信号返回电流可能流过相邻电源平面和接地平面的内平面电容,但是那种电容通常很小,只有高频才能通过。在大多数情况下,信号返回电流流过连接信号印制线各参考层的最近的通孔。那些返回电流通孔可能远离实际信号通孔很远。为了验证这一效应,试验人员将一个接地通孔放置在离常规通孔大约100密耳的地方,然后绘制阻抗受控通孔的电流密度以及常规通孔的电流密度。很明显,大部分返回电流流过了一定距离之外的附加接地通孔。这种返回电流的额外距离导致出现在S21曲线中的各种反射。

“图6
图6 比特流的数据眼图曲线表明,常规通孔(黄色曲线)衰减多个频率,导致眼图和上升时间分别比阻抗受控通孔(绿色曲线)的小和慢。

在你考察具有很宽频谱的实际数据信号,如PRBS(伪随机比特流)图时,宽带反射的影响变得更加明显。为了说明这种影响,试验人员以3.125 Gbps速率在两个通道中传送一个27–1 PRBS图,并记录输出波形。两个通道都只有2.8英寸长,但通孔的影响清晰可见。常规通孔(黄色曲线)衰减多个频率,结果使其数据眼图上升时间分别比阻抗受控通孔的(绿色曲线)小和慢。

最后,阻抗失配应该尽可能小。即使是最小的失配也会出现在S21曲线的一个离散频率上并影响信号质量。你只要满足诸如间隔、印制线宽度和焊区宽度等重要设计参数,就可最大程度提高阻抗受控通孔的性能。例如,信号通孔的凹缘(或者间隙)大小非常关键。它必须至少是信号通孔和接地通孔之间的距离a与通孔直径D之差,这样信号通孔凹缘才能触及接地通孔。否则,接地层、电源层或者两者上的金属就会与信号通孔靠得太近,产生不希望的额外电容,从而使通孔阻抗降低到低于计算所得的50Ω。

同样,将顶层或底层微带线与内层微带线连接起来的每一个通孔都会产生一根短截线。当短截线长度小于信号上升时间时,该短截线就几乎察觉不到。如果短截线长度比较长,就会引起可观的信号失真。例如,一根40密耳长的短截线在信号上升时间约为50ps、信号速率为3.125Gbps的系统中具有大约14ps的信号运行长度。在最坏的情况下,短截线的长度为某个重要频率的四分之一波长,因此短截线对该频率来说是短路的,从而使原始信号消失。

上面几个公式都假定信号通孔和接地通孔的直径是相同的。如要使用不同的直径,你就必须修改电容量公式。设计人员应该根据所连接的印制线宽度选择通孔直径。如果印制线比通孔小得多,那么从50Ω印制线到通孔焊区的过渡就会引起不希望有的阻抗不连续性。设计人员还应该考虑接地通孔与所连接印制线之间的距离。当接地通孔与印制线的间隔小于印制线与参考层之间的距离,产生额外印制线电容,进而使印制线阻抗降低到小于50Ω时,这就会成为一个问题。例如,在测试板上,信号印制线与接地通孔之间的距离大约为11密耳,而印制线在接地参考层上方大约10密耳。

“”

另一个重要的设计考虑因素是焊区大小,因为每一个连接印制线的通孔都需要一个焊区。该焊区应该尽可能小,因为从焊区到接地通孔的距离小于从信号通孔到接地通孔的距离。由于这些焊区的缘故,使距离缩短,电容增大,进而使总阻抗降低。

在一个典型的设计中,并非总有四个接地通孔。只要返回电流有一条通过一只附近的旁路电容器从VDD到地的路径,该通孔结构和电源通孔一起就具有同样好的性能。

例如,现在来考虑在具有1毫米栅格的BGA输出引脚内包含这种通孔结构的电路板。由于是固定输出引脚,所以你只可以将两个外通孔接地;而将另外两个通孔连接到VDD。这种通孔结构之所以性能良好,乃是因为你还可以将SMD旁路电容器连接在BGA内的VDD与地之间。

你也可以将这种通孔结构用于差分信号。差分信号可以共用两个外通孔,节省电路板空间。德州仪器公司在其XAUI收发器的评估电路板上采用了这种方法,因为这种电路板的BGA内空间有限。对于阻抗受控通孔来说,层间间隔的大小无关紧要,因为形成电容的是接地通孔,而不是金属层。但是,常规通孔取决于层间电容。因此,即使电路板的厚度没有变化,你也必须为不同的层堆叠专门设计通孔。

参考文献

1. Pozar, David M, Microwave Engineering, Second Edition, John Wiley & Sons Inc, 1998, pg 62.

本文转载自:百度文库
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 33

页面