PCB

PCB板的抗干扰设计原则(下)

印刷电路板的抗干扰设计原则

  1. 可用串个电阻的办法,降低控制电路上下沿跳变速率。

  2.  尽量让时钟信号电路周围的电势趋近于 0,用地线将时钟区圈起来,时钟线要尽量短。

  3.  I/O 驱动电路尽量靠近印制板边。

  4. 闲置不用的门电路输出端不要悬空,闲置不用的运放正输入端要接地,负输入端接输出端。

  5. 尽量用 45°折线而不用 90°折线,  布线以减小高频信号对外的发射与耦合。

  6.  时钟线垂直于I/O 线比平行于I/O 线干扰小。

  7. 元件的引脚要尽量短。

  8. 石英晶振下面和对噪声特别敏感的元件下面不要走线。

  9. 弱信号电路、低频电路周围地线不要形成电流环路。

  10.  需要时,线路中加铁氧体高频扼流圈,分离信号、噪声、电源、地。

PCB板的抗干扰设计原则(上)

一、 电源线布置

  1. 根据电流大小,尽量调宽导线布线。

  2. 电源线、地线的走向应与资料的传递方向一致。

  3. 在印制板的电源输入端应接上 10~100μF 的去耦电容。

二、地线布置

  1. 数字地与模拟地分开。

  2. 接地线应尽量加粗,致少能通过 3 倍于印制板上的允许电流,一般应达 2~3mm。

  3. 接地线应尽量构成死循环回路,这样可以减少地线电位差。

三、去耦电容配置

  1. 印制板电源输入端跨接 10~100μF 的电解电容,若能大于 100μF 则更好。

  2. 每个集成芯片的 Vcc 和 GND 之间跨接一个 0.01~0.1μF 的陶瓷电容。如空间不允许,可为每 4~10 个芯片配置一个 1~10μF 的钽电容。

  3. 对抗噪能力弱,关断电流变化大的器件,以及 ROM、RAM,应在 Vcc 和 GND 间接去耦电容。

晶振为什么不能放置在PCB边缘?

某行车记录仪,测试的时候要加一个外接适配器,在机器上电运行测试时发现超标,具体频点是84MHz、144MHz、168MHz,需要分析其辐射超标产生的原因,并给出相应的对策。辐射测试数据如下:

教你快速估算PCB走线电阻

我们通常需要快速地估计出印刷电路板上一根走线或一个平面的电阻值,而不是进行冗繁的计算。虽然现在已有可用的印刷电路板布局与信号完整性计算程序,可以精确地计算出走线的电阻,但在设计过程中,我们有时候还是希望采取快速粗略的估计方式。

在PCB上盗铜的艺术

作者: 吴川斌

啥意思,难道老wu要教唆大家剑走偏锋?打工是不可能打工的了?其实老wu这里说的盗铜,指的是 Copper Thieving啦。

Copper Thieving 字面理解就是具有偷窃行为的铜,行内叫均流块,也称电镀块,指添加在多层PCB外层图形区、PCB装配辅条和制造面板辅条区域的铜平衡块。

“”

Copper Thieving有什么用?在PCB生产过程中在外层电镀工艺这个环节时平衡电镀电流,避免在电镀工序因电流不一致而导致成品铜厚不均匀。也就是在电镀的过程中把电镀电流从铜箔密集区夺过来,让电流分布更平均,也就是避免成品铜厚的不均匀。

为什么要说这个?源于最近有小伙伴给老wu发来了据说是初代iPhone的原型开发板,板子非常漂亮,特别是其表面被很多小方格铜块所覆盖,非常有艺术气息,一下子就让人联想到了路易威登经典的棋盘格款式。

PCB差分信号设计的3个常见的误区,该如何避免?

在高速PCB设计中,差分信号(DIFferential Signal)的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计。

为什么这样呢?和普通的单端信号走线相比,差分信号有抗干扰能力强、能有效抑制EMI、时序定位精确的优势。

PCB叠层设计的8个原则

在设计PCB(印制电路板)时,需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面,而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计,PCB的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求,PCB的叠层设计通常是在考虑各方面的因素后折中决定的。

PCB上布线宽度对阻抗的影响

在进行PCB布线时,经常会发生这样的情况:走线通过某一区域时,由于该区域布线空间有限,不得不使用更细的线条,通过这一区域后,线条再恢复原来的宽度。走线宽度变化会引起阻抗变化,因此发生反射,对信号产生影响。

那么什么情况下可以忽略这一影响,又在什么情况下我们必须考虑它的影响?

有三个因素和这一影响有关:

1、阻抗变化的大小;

2、信号上升时间;

3、窄线条上信号的时延。

首先讨论阻抗变化的大小,很多电路的设计要求反射噪声小于电压摆幅的5%(这和信号上的噪声预算有关),根据反射系数公式:

ρ=(Z2-Z1)/(Z2+Z1)=△Z/(△Z+2Z1)≤5%

可以计算出阻抗大致的变化率要求为:△Z/Z1≤10%你可能知道,电路板上阻抗的典型指标为+/-10%,根本原因就在这。

案例图解:射频PCB设计的几个要点

元器件布局

PCB失效分析技术的15个案例和10种解决办法,超实用!

作为各种元器件的载体与电路信号传输的枢纽,PCB已经成为电子信息产品的最为重要而关键的部分,其质量的好坏与可靠性水平决定了整机设备的质量与可靠性。但是由于成本以及技术的原因,PCB在生产和应用过程中出现了大量的失效问题。

对于这种失效问题,我们需要用到一些常用的失效分析技术,来使得PCB在制造的时候质量和可靠性水平得到一定的保证,本文总结了15个失效分析技术案例及10种解决办法,供参考借鉴。

15个案例:

一、板电后图电前擦花

“”

切片图