作为"现实世界"模拟域与1和0构成的数字世界之间的关口,数据转换器是现代信号处理中的关键要素之一。过去30年,数据转换领域涌现出了大量创新技术,这些技术不但助推了从医疗成像到蜂窝通信、再到消费音视频,各个领域的性能提升和架构进步,同时还为实现全新应用发挥了重要作用。

宽带通信和高性能成像应用的持续扩张凸显出 高速数据转换: 的特殊重要性:转换器要能处理带宽范围在10 MHz至1 GHz以上的信号。人们通过多种各样的转换器架构来实现这些较高的速率,各有其优势。高速下在模拟域和数字域之间来回切换也对信号完整性提出了一些特殊的挑战——不仅模拟信号如此,时钟和数据信号亦是如此。了解这些问题不仅对于组件选择十分重要,而且甚至会影响整体系统架构的选择。

“”
图1.

更快、更快、更快

在许多技术领域,我们习惯于把技术进步与更高的速率关联起来: 从以太网到无线局域网再到蜂窝移动网络,数据通信的实质就是不断提高数据传输速率。通过时钟速率的进步,微处理器、数字信号处理器和FPGA发展十分迅速。这些器件主要得益于尺寸不断缩小的蚀刻工艺,结果造就出开关速率更快、体积更小(而且功耗更低)的晶体管。这些进步创造出一个处理能力和数据带宽呈指数级增长的环境。这些强大的数字引擎带来了同样呈指数级增长的信号和数据处理需求:从静态图像到视频,到带宽频谱,无论是有线还是无线,均是如此。运行时钟速率为100 MHz的处理器或许能有效地处理带宽为1 MHz至10 MHz的信号:运行时钟速率达数GHz的处理器能够处理带宽达数百MHz的信号。

自然地,更强的处理能力、更高的处理速率会导致更快的数据转换:宽带信号扩大其带宽(往往达到物理或监管机构设定的频谱极限),成像系统寻求提高每秒像素处理能力,以便更加快速地处理更高分辨率的图像。系统架构推陈出新,以利用极高的这种处理性能,其中还出现了并行处理的趋势,这可能意味着对多通道数据转换器的需求。

架构上的另一重要变化是走向多载波/多通道,甚至软件定义系统的趋势。传统的模拟密集型系统在模拟域中完成许多信号调理工作(滤波、放大、频率转换);在经过充分准备后,对信号进行数字化处理。一个例子是FM广播:给定电台的通道宽度通常为200 kHz,FM频段范围为88 MHz至108 MHz。传统接收器把目标电台的频率转换成10.7 MHz的中频,过滤掉所有其他通道,并把信号放大到最佳解调幅度。多载波架构将整个20 MHz FM频段数字化,并利用数字处理技术来选择和恢复目标电台。虽然多载波方案需要采用复杂得多的电路,但它具有极大的系统优势:系统可以同时恢复多个电台,包括边频电台。如果设计得当,多载波系统甚至可以通过软件重新配置,以支持新的标准(例如,分配在无线电边频带的新型高清电台)。这种方式的最终目标是采用可以接纳所有频带的宽带数字化仪和可以恢复任何信号的强大处理器:这即是所谓的软件定义无线电。其他领域中有等效的架构——软件定义仪表、软件定义摄像头等。我们可以把这些当作虚拟化的信号处理等效物。使得诸如此类灵活架构成为可能的是强大的数字处理技术以及高速、高性能数据转换技术。

“”
图2. 多载波示例

带宽和动态范围

无论是模拟还是数字信号处理,其基本维度都是带宽和动态范围——这两个因素决定着系统实际可以处理的信息量。在通信领域,克劳德•香农的理论就使用这两个维度来描述一个通信通道可以携带的信息量的基本理论限值,但其原理却适用于多个领域。对于成像系统,带宽决定着给定时间可以处理的像素量,动态范围决定着最暗的可觉察光源与像素饱和点之间的强度或色彩范围。

“”
图3. 信号处理的基本维度

数据转换器的可用带宽有一个由奈奎斯特采样理论设定的基本理论限值——为了表示或处理带宽为F的信号,我们需要使用运行采样速率至少为2 F的数据转换器(请注意,本法则适用于任何采样数据系统——模拟或数字都适用)。对于实际系统,一定量的过采样可极大地简化系统设计,因此,更典型的数值是信号带宽的2.5至3倍。如前所述,不断增加的处理能力可提高系统处理更高带宽的能力,而蜂窝电话、电缆系统、有线和无线局域网、图像处理以及仪器仪表等系统都在朝着带宽更高的系统发展。这种不断提高带宽需求要求数据转换器具备更高的采样速率。

如果说带宽这个维度直观易懂,那么动态范围这个维度则可能稍显晦涩。在信号处理中,动态范围表示系统可以处理且不发生饱和或削波的最大信号与系统可以有效捕获的最小信号之间的分布范围。我们可以考虑两类动态范围:可配置动态范围可以通过在低分辨率模数转换器(ADC)之前放置一个可编程增益放大器(PGA)来实现(假设对于12位的可配置动态范围,在一个8位转换器前放置一个4位PGA):当增益设为低值时,这种配置可以捕获大信号而不会超过转换器的范围。当信号超小时,可将PGA设为高增益,以将信号放大到转换器的噪底以上。信号可能是一个信号强或信号弱的电台,也可能是成像系统中的一个明亮或暗淡的像素。对于一次只尝试恢复一个信号的传统信号处理架构来说,这种可配置动态范围可能是非常有效的。

瞬时动态范围更加强大:在这种配置中,系统拥有充足的动态范围,能够同时捕获大信号而不产生削波现象,同时还能恢复小信号——现在,我们可能需要一个14位的转换器。该原理适用于多种应用——恢复强电台或弱电台信号,恢复手机信号,或者恢复图像的超亮和超暗部分。在系统倾向使用更加复杂的信号处理算法的同时,对动态范围的需求也是水涨船高的走向。在这种情况下,系统可以处理更多信号——如果全部信号都具有相同的强度,并且需要处理两倍的信号,则需要增加3 dB的动态范围(在所有其他条件相等的情况下)。可能更重要的是,如前所述,如果系统需要同时处理强信号和弱信号,则动态范围的增量要求可能要大得多。

动态范围的不同衡量指标

在数字信号处理中,动态范围的关键参数是信号表示中的位数,或称字长:一个32位处理器的动态范围多于一个16位的处理器。过大的信号将发生削波——这是一种高度非线性的运算,会破坏多数信号的完整性。过小的信号——幅度小于1 LSB——将变得不可检测并丢失掉。这个有限分辨率通常称为量化误差,或量化噪声,在确立可检测性下限时可能是一个重要因素。

量化噪声也是混合信号系统中的一个因素,但有多个因素决定着数据转换器的可用动态范围,而且每个因素都自己的动态范围

  • 信噪比(SNR)——转换器的满量程与频带总噪声之比。该噪声可能来自量化噪声(如上所述)、热噪声(所有现实系统中都存在)或其他误差项(如抖动)。
  • 静态非线性度——微分非线性度(DNL)和积分非线性度(INL)——衡量从数据转换器输入端到输出端的直流传递函数的非理想程度的指标(DNL通常确定成像系统的动态范围)。
  • 总谐波失真——静态和动态非线性度会产生谐音,可能有效地屏蔽其他信号。THD通常会限制音频系统的有效动态范围。
  • 无杂散动态范围(SFDR)——考虑相对于输入信号的最高频谱杂散,无论是二阶还是三阶谐波时钟馈通,甚至是60 Hz的"嗡嗡"噪声。由于频谱音或杂散可能屏蔽小信号,因此,SFDR是用来表示许多通信系统中可用动态范围的一个良好指标。

还有其他技术规格——事实上,每种应用可能都有自己的有效动态范围描述方式。开始时,数据转换器的分辨率是其动态范围的一个良好替代指标,但在真正决定时选择正确的技术规格是非常重要的。关键原则是,越多越好。虽然许多系统可以立即意识到需要更高的信号处理带宽,但对动态范围的需求却可能不是如此直观,即便要求更加苛刻。

值得注意的是,尽管带宽和动态范围是信号处理的两个主要维度,但还有必要考虑第三个维度,即效率:这有助于我们回答这样一个问题:"为了实现额外性能,我需要付出多少成本?"我们可以从购置价格来看成本,但对数据转换器和其他电子信号处理应用来说,一种更加纯粹的、衡量成本的技术手段是功耗。性能越高的系统——更大的带宽或动态范围——往往要消耗更多的电能。随着技术的进步,我们都试图在提高带宽和动态范围的同时减少功耗。

主要应用

如前所述,每种应用在基本信号维度方面都有着不同的要求,而在给定的应用中,则可能有多种不同的性能。例如,一个100万像素的摄像头与一个1000万像素的摄像头。图4展示了一些不同应用通常要求的带宽和动态范围。该图的上半部分一般称为高速——采样速率为25 MHz及以上的转换器,可以有效处理10 MHz或以上的带宽。

“”
图4. 一些典型应用及其对带宽(速率)和动态范围(分辨率位数)的要求

需要注意的是,该应用图并非静止不变的。现有应用可能利用新的、性能更高的技术来提升其功能——例如,高清摄像机或者分辨率更高的3D超声设备等。此外,每年还会涌现出全新的应用——很大一部分新应用将处于性能边界的外边缘处: 得益于高速与高分辨率的新组合。结果使转换器性能边缘不断扩大,就像池塘里的涟漪一样。

同时还应记住,多数应用都需要关注功耗问题:对于便携式/电池供电式应用,功耗可能是主要技术限制条件,但是,即使是线路供电系统,我们也开始发现,信号处理元件(模拟也好,数字也好)的功耗最终会限制系统在给定物理区域的性能

技术发展趋势和创新——如何实现……

鉴于这些应用在不断推高对高速数据转换器性能的要求,业界以持续技术进步的方式对此做出了回应。技术对高级高速数据转换器的推动来自以下几个因素:

  • 工艺技术:摩尔定律与数据转换器——半导体工业在持续推动数字处理性能方面的成就有目共睹,其主要驱动因素是晶圆处理工艺在走向更细间距微影蚀刻工艺方面取得的巨大进步。深亚微米CMOS晶体管的开关速率远远超过其前辈,使控制器、数字处理器和FPGA的运行时钟速率迈上了数GHz的台阶。像数据转换器一样的混合信号电路也可以利用蚀刻工艺领域取得的这些进步,借"摩尔定律"之风达到更高的速率——但对混合信号电路来说,这是有代价的:更先进的蚀刻工艺的工作电源电压有不断降低的趋势。这意味着,模拟电路的信号摆幅在缩小,增加了将模拟信号维持在热噪底以上的困难:以缩水的动态范围为代价获得更高的速率。
  • 高级架构(这不是原始时代的数据转换器)——在半导体工艺大步发展的同时,过去20年中,高速数据转换器架构领域也出现了数波创新浪潮,为以惊人的功效实现更高的带宽、更大的动态范围做出了巨大贡献。传统上,有多种架构方式用于高速模数转换器,包括全并行架构(ash)、折叠架构(folding)、交织架构(interleaved)和流水线架构(pipeline),这些架构方式至今仍然非常流行。后来,传统上用于低速应用的架构也加入高速应用阵营,包括逐次逼近寄存器(SAR)和-,这些架构专门针对高速应用进行了原创性的改动。每种架构都有自己的优势和劣势:某些应用一般根据这些折衷来确定最佳架构。对于高速DAC来说,首选架构一般是开关电流模式结构,不过,这类结构有许多变体;开关电容结构的速率稳步提高,在一些嵌入式高速应用中仍然十分流行。
  • 数字辅助方法——多年以来,在工艺和架构以外,高速数据转换器电路技术也取得了辉煌的创新成就。校准方法已有数十年的历史,在补偿集成电路元件失配以及提高电路动态范围方面发挥着至关重要的作用。校准已经超越静态误差校正的范畴,越来越多地用于补偿动态非线性度,包括建立误差和谐波失真。

总之,这些领域的创新极大地促进了高速数据转换的发展。

实现

实现宽带混合信号系统不仅仅要选择正确的数据转换器——这些系统可能对信号链的其他部分有着严苛的要求。同样,挑战是在较宽的带宽范围内实现优秀的动态范围——使更多的信号进出数字域,充分利用数字域的处理能力。

  • 宽带和信号调理—在传统单载波系统中,信号调理就是尽快消除无用信号,然后放大目标信号。这往往涉及选择性滤波以及针对目标信号微调的窄带系统。这些经过微调的电路在实现增益方面可能非常有效,而且在某些情况下,可以利用频率规划技术来确保将谐波或其他杂散排除在带外。宽带系统不能使用这些窄带技术,而且在这些系统中实现宽带放大可能面临巨大的挑战。
  • 数据接口—传统的CMOS接口不支持大大超过100 MHz的数据速率——而且低电压差分摆幅(LVDS)数据接口运行速率达800 MHz至1 GHz。对于较大数据速率,我们可以使用多个总线接口,或者使用SERDES接口。现代的数据转换器采用的是最高速率达12.5 GSPS的SERDES接口(规格见JESD204B标准)——可以用多条数据通道来支持转换器接口中分辨率和速率的不同组合。这些接口本身可能十分复杂。
  • 时钟接口—就系统中使用的时钟的质量来说,高速信号的处理也可能十分困难。时域中的抖动/误差会转换成信号中的噪声或误差,如图5所示。在处理速率大于100 MHz的信号时,时钟抖动或相位噪声可能成为转换器可用动态范围的一个限制因素。数字级时钟可能无法胜任这类系统,可能需要使用高性能时钟。

“”
图5. 时钟误差变成信号误差的方式

结论

走向更宽带宽信号和软件定义系统的步伐不断加快,业界不断推陈出新,涌现出构建更好、更快数据转换器的创新方法,将带宽、动态范围和功效三个维度推上了新的台阶。

作者

David H. Robertson 于1985年加入ADI公司的数据转换器部门。他拥有各种互补双极性、BiCMOS和CMOS工艺高速数模转换器和模数转换器的工作经验。他曾担任产品工程师、设计工程师和产品线总监,并曾与美国、爱尔兰、韩国、日本和中国的产品开发团队合作过。Dave目前是ADI公司高速转换器部门的产品和技术总监。 Dave拥有15项转换器和混合信号电路方面的专利,参加过两次"最佳小组"国际固体电路会议晚间小组会话,是荣获《IEEE固体电路杂志》1997最佳论文奖的论文的合著者。他在2000年到2008年期间曾为ISSCC技术项目委员会服务,并在2002到2008年期间担任模拟和数据转换器小组主席。

本文转载自 亚德诺半导体
转载地址:http://www.analog.com/cn/technical-articles/high-speed-converters-an-ove...
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 4

作者: EmmaChen

规则一:AGND和DGND接地层应当分离吗?

简单回答是:视情况而定。

详细回答则是:通常不分离。因为在大多数情况下,分离接地层只会增加返回电流的电感,它所带来的坏处大于好处。从公式V = L(di/dt)可以看出,随着电感增加,电压噪声会提高。而随着开关电流增大(因为转换器采样速率提高),电压噪声同样会提高。因此,接地层应当连在一起。

一个例子是,在一些应用中,为了符合传统设计要求,必须将脏乱的总线电源或数字电路放在某些区域,同时还受尺寸限制的影响,使得电路板无法实现良好的布局分割,在这种情况下,分离接地层是实现良好性能的关键。然而,为使整体设计有效,必须在电路板的某个地方通过一个电桥或连接点将这些接地层连在一起。因此,应将连接点均匀地分布在分离的接地层上。最终,PCB上往往会有一个连接点成为返回电流通过而不会导致性能降低的最佳位置。此连接点通常位于转换器附近或下方。

设计电源层时,应使用这些层可以使用的所有铜线。如果可能,请勿让这些层共用走线,因为额外的走线和过孔会将电源层分割成较小的碎块,从而迅速损害电源层。由此产生的稀疏电源层可以将电流路径挤压到最需要这些路径的地方,即转换器的电源引脚。挤压过孔与走线之间的电流会提高电阻,导致转换器的电源引脚发生轻微的压降。

最后,电源层的放置至关重要,切勿将高噪声的数字电源层叠放在模拟电源层上,否则二者虽然位于不同的层,但仍有可能耦合。为将系统性能下降的风险降至最低,设计中应尽可能将这些类型的层隔开而不是叠加在一起。

规则二、电源输送和高速转换器的去耦

印刷电路板(PCB)的输电系统(PDS)设计,这一任务常被忽视,但对于系统级模拟和数字设计人员却至关重要。

PDS的设计目标是将响应电源电流需求而产生的电压纹波降至最低。所有电路都需要电流,有些电路需求量较大,有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠,可以将因电路的电流需求而产生的电压纹波降至最低。例如,如果设计的开关电流为1A,PDS的阻抗为10mΩ,则最大电压纹波为10mV。

首先,应当设计一个支持较大层电容的PCB层叠结构。例如,六层堆叠可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近,这两层间距为2到3密尔,形成一个固有层电容。此电容的最大优点是它是免费的,只需在PCB制造笔记中注明。如果必须分割电源层,同一层上有多个VDD电源轨,则应使用尽可能大的电源层。不要留下空洞,同时也应注意敏感电路。这将使该VDD层的电容最大。如果设计允许存在额外的层(本例中是从六层变为八层),则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2到3密尔的情况下,此时层叠结构的固有电容将加倍。

对于理想的PCB层叠,电源层起始入口点和DUT周围均应使用去耦电容,这将确保PDS阻抗在整个频率范围内均较低。使用若干0.001μF至100μF的电容有助于覆盖该范围。没有必要各处都配置电容;电容正对着DUT对接会破坏所有的制造规则。如果需要这种严厉的措施,则说明电路存在其它问题。

规则三、实现裸露焊盘(E-Pad)的最佳电气和散热连接

裸露焊盘(E-Pad),这是一个容易忽视的方面,但它对于实现PCB设计的最佳性能和散热至关重要。
裸露焊盘(引脚0)指的是大多数现代高速IC下方的一个焊盘,它是一个重要的连接,芯片的所有内部接地都是通过它连接到器件下方的中心点。裸露焊盘的存在使许多转换器和放大器可以省去接地引脚。关键是将该焊盘焊接到PCB时,要形成稳定可靠的电气连接和散热连接,否则系统可能会遭到严重破坏。

通过以下三个步骤,可以实现裸露焊盘的最佳电气和散热连接——
首先,在可能的情况下,应在各PCB层上复制裸露焊盘,这将为所有接地提供较厚的散热连接,从而快速散热,对于高功耗器件尤其重要。在电气方面,这将为所有接地层提供良好的等电位连接。在底层上复制裸露焊盘时,它可以用作去耦接地点和安装散热器的地方。

其次,将裸露焊盘分割成多个相同的部分。以棋盘状最佳,可以通过丝网交叉格栅或焊罩来实现。在回流焊组装过程中,无法决定焊膏如何流动以建立器件与PCB的连接,因此连接可能存在,但分布不均,更糟糕的情况是连接很小并且位于拐角处。将裸露焊盘分割为若干较小的部分可以使各个区域都有一个连接点,从而确保器件与PCB之间形成可靠、均匀的连接。

最后,应当确保各部分都有过孔连接到地。各区域通常都很大,足以放置多个过孔。组装之前,务必用焊膏或环氧树脂填充每个过孔,这一步非常重要,这样才能确保裸露焊盘焊膏不会回流到过孔空洞中,否则会降低正确连接的机率。

规则四、必须重视PCB中各层面之间交叉耦合的问题

在PCB设计中,一些高速转换器的布局布线不可避免地会出现一个电路层与另一个交叠的情况。某些情况下,敏感的模拟层(电源、接地或信号)可能就在高噪声数字层的正上方。大多数设计人员认为这无关紧要,因为这些层面位于不同的层。是否如此呢?我们来看一个简单的测试。

选择相邻层中的一层,并在该层面注入信号。然后,将交叉耦合层连接到一个频谱 分析仪。可以看到,耦合到相邻层的信号非常多。即使间距40密尔,某种意义上相邻 层仍会形成一个电容,因此在某些频率下,信号仍会从一个层耦合到另一个层。

假设某层上的高噪声数字部分具有高速开关的1V信号,层间隔离为60dB时,非受驱层将看到从受驱层耦合而来的1mV信号。对于2Vp-p满量程摆幅的12位模数转换器 (ADC)而言,这意味着2LSB(最低有效位)的耦合。对于特定的系统,这可能不成问题, 但应注意,当分辨率从12位提高到14位时,灵敏度会提高四倍,因而误差将增大到8LSB。

忽略交叉面/交叉层耦合可能不会导致系统设计失败,或者削弱设计,但必须保持警惕,因为两个层面之间的耦合可能比想象的要多。

在目标频谱内发现噪声杂散耦合时,应注意这一点。有时候,布局布线会导致非预期 信号或层交叉耦合至不同层。调试敏感系统时请记住这一点:问题可能出在下面一层。

来源:ADI中文社区

围观 2

作者:HighSpeedMkt

高速转换器采用深亚微米CMOS技术和专有架构,有望实现业界领先的高动态范围关键参数性能。这将从以下三个方面推动下一个千兆赫兹带宽、软件定义系统浪潮。

“”

让5G大放异彩

从车辆间通信到手持设备上玩大型游戏,都将需要5G网络的速度和即时响应时间。将5G功率投入大众市场的关键是在基站应用和5G连接设备中使用28纳米高速ADC和DAC。

ADI在开发高速转换器方面有悠久的历史——包括新的12 Gsps 16位RF DAC和 3 Gsps 14位RF ADC。(首款全新系列 RF 转换器,专为 4G/5G 多频段无线通信基站、多标准生产测试系统和防御电子产品等 GHz 带宽应用场合而设计。这些 ADC 和 DAC 基于 28 nm CMOS 技术,可提供一流的带宽、功耗和动态范围,以覆盖最多的信号频带。)

“”

保障安全

随着全球热点日益动荡,威胁监控和检测比以往更为重要。全数字相控阵雷达大大增强了我们的识别能力,降低了我们的安全风险。ADI的高速RF ADC使得流水线架构转换器的模拟输入带宽和动态范围达到最先进的水准,同时还能显著减小尺寸、重量和功耗(SWaP)。这些创新产品使全数字相控阵雷达能够应用于现有的飞机和船舶,让我们的世界更安全。

“”

改善电视体验

《权力的游戏》《怪奇物语》《亚特兰大》……有很多值得观看的精彩的电视剧。为此,人们要求宽带和无线服务运营商提供更高质量、随时在线的数据和视频流。

“”

AD9162 DAC 提供前所未有的带宽和动态范围,使超高清(UHD)和4K电视在更多频道上达到出众的播放和下载速度——将未来电视带入家庭,供所有人享用。

AD9162是一款高性能16位数DAC,支持最高达6 GSPS的数据速率。DAC内核基于一个四通道开关结构配合2倍插值滤波器,使DAC的有效更新速率在某些模式下高达12 GSPS。高动态范围和带宽使这些DAC非常适合最苛刻的高速射频DAC应用。

“”

本文转载自亚德诺半导体

围观 3