几乎每个RF和微波系统都需要频率合成器。频率合成器产生本振信号以驱动混频器、调制器、解调器及其他许多RF和微波器件。频率合成器常被视为系统的心跳,创建方法之一是使用锁相环(PLL)频率合成器。

传统上,一个简单的PLL将压控振荡器(VCO)输出频率分频,将其与一个参考信号进行比较,然后微调VCO控制电压以微调其输出频率。很多年来,PLL和VCO是两种单独的芯片——这就是分立解决方案。VCO产生实际输出信号;PLL监控输出信号并调谐VCO,以将其相对一个已知参考信号锁定。

分立解决方案有多个优点:

● 可设计每个分立芯片以提供尽可能好的性能。
● PLL和VCO之间的物理距离降低了交叉耦合效应,使输出端的干扰杂散信号最小化。
● 如果环路中的一个芯片损坏,只需更换较少的元件。

分立解决方案在频率合成器行业长期处于优势地位,但它也有缺点。一个主要问题是:为了容纳两个芯片及其所有支持元件,分立解决方案需要大量板空间。这导致终端产品尺寸较大且成本较高。

分立解决方案的另一个主要问题是传统VCO的输出频率范围较窄。典型VCO带宽为50 MHz至500 MHz;虽然可以达到2 GHz左右,但这需要基于运算放大器的有源滤波器。对任何希望实现更宽频率范围的人来说,这都是一个重大挑战。为了创建频率范围更宽的合成器,需要多个PLL、VCO、支持元件、滤波、开关和电源!这会使设计的板空间和成本呈指数式增加。分立解决方案不仅会影响板设计,而且涉及大量额外工作,包括为每种器件进行质量评定、开发软件及库存管理。

大约10年前,基于PLL的频率合成器行业有了一次突破。第一代集成式PLL和VCO(PLL/VCO)开始出现在市场上。这一重大发展意味着电路板可以更小,成本可以更低,额外工作可以大幅减少。集成解决方案还意味着VCO架构可以改变,利用一个器件便能实现宽带频率合成器。我们将探讨VCO架构,以及向集成VCO的转变如何开启高性能频率合成器的大门。

传统VCO是很简单的器件——电压施加于VCO的调谐引脚,随即输出某一频率;电压提高,输出频率也提高;电压降低,输出频率也降低。图1所示为GaAs MMIC VCO的调谐电压与输出频率的关系示例——13 V调谐范围需要有源滤波器或带高压电荷泵的PLL。

“图1.
图1. 传统VCO——调谐电压与输出频率的关系

集成PLL/VCO解决方案采用的VCO架构虽然是基于传统架构,但有很大的不同。集成PLL/VCO将多个传统VCO集成在一起,产生一个带宽非常宽的VCO。各个VCO——通过接入和断开电容而创建——称为频段。PLL和VCO集成在一个芯片上,因而可实现多频段架构。每次用户希望锁定一个新频率时,器件就会启动VCO校准过程,芯片快速遍历VCO频段,选择一个最适合所需输出频率的频段。一旦选定VCO频段,PLL就会锁定环路,使输出保持在所需频率。

第一代PLL/VCO芯片就有超过4 GHz的带宽!相比之下,分立解决方案只有100 MHz到300 MHz带宽——而且4 GHz频率范围是由一个微小芯片实现的,而不是之前需要的多个PLL、VCO、滤波器和开关。图2所示为一个多频段PLL/VCO的调谐电压与输出频率的关系。本例中,基频VCO输出范围规定为2200 MHz至4400 MHz。VCO输出之后有一组分频器,不过其仍在芯片内部,可将信号分频至最低35 MHz;超过4 GHz带宽就是这样得到的——全部来自单个5 mm × 5 mm封装。

“图2.
图2. 多频段VCO——调谐电压与输出频率的关系

虽然这一突破性技术大大提高了频率范围,减少了板空间、成本和额外工作,但它仍有缺点,使得集成解决方案不能完全取代分立解决方案。许多应用的最重要性能规格(除了频率范围)是相位噪声。

相位噪声为何如此重要?想象一个信号通过晴朗空气传输的系统。假设在发射天线处发射信号的信噪比为50 dB。这意味着,接收机要接收的信号比发射信号任一侧的噪声(即邻近的更高和更低频率)要强50 dB。假定此信号可以传输10英里,这之后的信号功率将衰变为噪声,传输将丢失。现在,假设频率合成器的相位噪声改善了3 dB。这意味着发射信号的信噪比为53 dB。因此,发射信号功率是先前10英里距离信号的两倍,它在衰变为噪声之前能够传输得更远。更远的传输距离意味着所需的中继器/发射器会更少,成本得以降低。

除了这个通信例子以外,还有来自电子测试与测量领域对相位噪声性能的推动。无论通信行业需要什么样的相位噪声性能,电子测试与测量仪器需要的相位噪声性能只会更高,只有这样才能测量通信协议。

虽然许多解决方案能从分立式转移到集成式——节省数以百万计美元的工艺成本——但第一代PLL/VCO的相位噪声性能还不够好,不适合许多要求低相位噪声的应用。除相位噪声性能外,与很多需要分立PLL和VCO的应用相比,频率范围也相当低。

频率范围问题可通过倍频器和乘法器解决,但这些是高功耗器件,而且会增加解决方案的成本和板空间。

幸运的是,在推出这些集成解决方案的同时,业界便已着手开发新的IC工艺以获得人们强烈期盼的相位噪声和频率范围改善。

此时的舞台已为第二代集成PLL/VCO的亮相做好准备。第二代产品的要求如下:

  • 输出频率大于4.4 GHz。
  • 相位噪声性能可与分立解决方案相比拟。
  • 在单个小封装中集成PLL和VCO。
  • 成本低于分立解决方案。

2014年晚些时候,第二代集成PLL/VCO正式登场。市场上开始出现超过10 GHz输出频率范围的产品,其相位噪声堪比分立VCO,采用5 mm × 5 mm封装,价格低于类似的分立PLL和VCO解决方案(但其频率范围要窄得多)。

例如,ADI公司的ADF4355系列实现了第二代的所有要求:

  • 输出频率从50 MHz到13.6 GHz (一个端口≤6.8 GHz,另一个端口≤6.8 GHz)。
  • 相位噪声:
    • 传统分立VCO在10 GHz时:–110 dBc/Hz (100 kHz偏移)和–135 dBc/Hz (1 MHz偏移)。分立VCO用频率范围换取相位噪声性能。
    • ADF4355系列在10 GHz时:–106.5 dBc/Hz (100 kHz偏移)和–130 dBc/Hz (1 MHz偏移)。
  • 5 mm × 5 mm LFCSP封装。
  • 价格随器件而异,但成本低于分立解决方案。

现在,用户不仅可享有分立解决方案的相位噪声性能好处,还能获得集成解决方案的所有其他好处。更有利的是,PLL技术在这些年中也得到了发展,因此,第二代PLL/VCO器件的PLL性能也有很多改善。

对于第一代PLL/VCO,PLL模块的最大鉴频鉴相器(PFD)频率在32 MHz左右,小数N分频器的分辨率在12位左右。这种组合意味着典型通道分辨率在数十kHz。第二代PLL/VCO的最大PFD频率大于100 MHz,小数N分频器的分辨率为25位,甚至高达49位。这主要有两个好处——PFD频率越高,PLL相位噪声就越低(PFD频率每提高一倍,N分频器便可减半,N分频器噪声分布相应地降低3 dB);25位甚至更高的分辨率支持精密频率生成和亚Hz频率步进(频率分辨率)。

杂散性能

集成PLL/VCO有一个重要方面需要讨论。上文指出了分立解决方案的一个优点,那就是两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合,从而降低了干扰杂散信号的功率。当集成PLL和VCO时,杂散性能不可避免会下降。市场上的某些器件设法将此性能下降保持在非常低的水平,使PLL/VCO具有令人吃惊的良好杂散性能—— HMC830就是一例。其他PLL/VCO器件需要采取一些额外措施来改善杂散水平,以便支持某些高性能产品。

改变PFD频率以消除整数边界杂散

一种技术是利用频率规划算法改变PLL的PFD频率。这样可以将PFD模块引起的杂散信号转移到不会造成较大影响的区域,从而在事实上消除杂散。相关详细信息请参阅“分析、优化和消除集成VCO的锁相环在高达13.6 GHz处的整数边界杂散”一文。

隔离PLL和VCO

如上所述,PLL和VCO电路紧密靠近可能引起不需要的耦合。为解决这一问题,可使用双芯片解决方案将PLL和VCO电路从物理上隔离开来。这样既能获得分立解决方案的低杂散信号优势,又能享有集成解决方案的宽输出频率优势。

ADI公司分立小数N分频PLL产品系列中的HMC704非常适合这一任务。在这种解决方案中,VCO输出信号之一(ADF4355系列全部都有两路输出)馈送到HMC704(对此信号使用可选的10 dB衰减器可进一步降低杂散水平)。ADF4355 PLL最初用于完成VCO校准并锁定所需频率。然后可关闭ADF4355 PLL部分,即让电荷泵处于三态并使计数器保持复位状态,从而消除PLL中的所有杂散,而HMC704将使环路保持锁定。这样做有多方面好处:

  • 使用非VCO所在芯片中的PLL可降低杂散功率。
  • HMC704的固有杂散性能优于ADF4355 PLL——因此,杂散进一步降低。
  • HMC704的归一化相位噪底低于ADF4355 PLL——因此,频率合成器输出端的噪声更低。

为使环路闭合,HMC704电荷泵输出连接到一个环路滤波器。环路滤波器输出必须连接到ADF4355 VTUNE引脚。当环路锁定时,HMC704仅用作PLL,ADF5355仅用作VCO。要完全消除ADF4355 PLL中的杂散,当ADF4355 PLL不使用时,必须将ADF4355参考输入引脚接地。幸运的是,这在HMC704中很容易做到。HMC704有一个通用输出(GPO)引脚——此引脚可直接连到ADF4355参考输入引脚。当ADF4355需要参考信号时(用于VCO校准),HMC704可将其参考信号路由到GPO引脚;当没必要将ADF4355参考输入引脚接地时,可设置HMC704通过GPO引脚输出GND。图3显示的便是这种电路。

“图3.利用外部HMC704
图3.利用外部HMC704 PLL锁定ADF4355以改善杂散性能

ADI公司推出了四款具有第二代PLL/VCO性能的重要器件——ADF4355系列。该系列有四款器件:其中三款非常相似,仅频率范围不同;第四款是低功耗版本。

  • ADF4355-2:集成式PLL/VCO,输出53 MHz至4400 MHz。
  • ADF4355:集成式PLL/VCO,输出53 MHz至6800 MHz。
  • ADF5355:集成式PLL/VCO,输出53 MHz至13,600 MHz。
  • ADF4355-3:低功耗集成式PLL/VCO,输出51 MHz至6600 MHz。

所有器件信息均可在analog.com 上找到,包括数据手册、样片、评估板、控制软件、仿真软件、用户指南、EngineerZone®在线支持社区等。

作者

Robert Brennan

Robert Brennan毕业于爱尔兰利默里克大学,拥有电子工程学士学位,并于2010年加入ADI公司。他在ADI公司利默里克办公室担任了数年RF应用工程师,之后重新分配到美国办公室,目前担任RF和微波部的营销工程师,工作地点在马萨诸塞州。他主要研究PLL、VCO和集成式PLL/VCO。Robert目前正在塔夫茨大学攻读工程管理硕士学位。

本文转载自:亚德诺半导体
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 11

锁相环(PLL)是现代通信系统的基本构建模块PLLs 通常用在无线电接收机或发射机中,主要提供"本振"(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数或数模转换的时钟源。

由于每一代PLL的噪声性能都在改善,因此电源噪声的影响变得越来越明显,某些情况下甚至可限制噪声性能。我们今天讨论下图1所示的基本PLL方案,并考察每个构建模块的电源管理要求。

图1.显示各种电源管理要求的基本锁相环
图1.显示各种电源管理要求的基本锁相环

PLL中,反馈控制环路驱动电压控制振荡器(VCO),使振荡器频率(或相位)精确跟踪所施加基准频率的倍数。许多优秀的参考文献 (例如Best的锁相环),解释了PLL的数学分析;ADI的ADIsimPLL™等仿真工具则对了解环路传递函数和计算很有帮助。下面让我们依次考察一下PLL构建模块。

VCO和VCO推压

电压控制振荡器将来自鉴相器的误差电压转换成输出频率。器件"增益"定义为KVCO,通常以MHz/V表示。电压控制可变电容二极管(变容二极管)常用于调节VCO内的频率。VCO的增益通常足以提供充分的频率覆盖范围,但仍不足以降低相位噪声,因为任何变容二极管噪声都会被放大KVCO倍,进而增加输出相位噪声。

多频段集成VCO的出现,例如用于频率合成器ADF4350的集成VCO,可避免在KVCO与频率覆盖范围间进行取舍,使PLL设计人员可以使用包含数个中等增益VCO的IC以及智能频段切换程序,根据已编程的输出频率选择适当的频段。这种频段分割提供了宽广的总体范围和较低噪声。

除了需要从输入电压变化转换至输出频率变化(KVCO),外,电源波动也会给输出频率变化带来干扰成分。VCO对电源波动的灵敏度定义为VCO 推压 (Kpushing),通常是所需KVCO的一小部分。例如,Kpushing 通常是KVCO的5%至20%。因此,对于高增益VCO,推压效应增大,VCO电源的噪声贡献就更加举足轻重。

VCO推压的测量方法如下:向VTUNE引脚施加直流调谐电压,改变电源电压并测量频率变化。推压系数是频率变化与电压变化之比,如表1所示,使用的是ADF4350 PLL。

表1. ADF4350 VCO推压测
表1. ADF4350 VCO推压测

另一种方法:将低频方波直流耦合至电源内,同时观察VCO频谱任一侧上的频移键控 (FSK)调制峰值(图2)。峰值间频率偏差除以方波幅度,便得出VCO推压系数。该测量方法比静态直流测试更精确,因为消除了与直流输入电压变化相关的任何热效应。

图2.ADF4350 VCO通过10kHz、0.6vp-p方波响应电源调制的频谱分析仪曲线图
图2.ADF4350 VCO通过10kHz、0.6vp-p方波响应电源调制的频谱分析仪曲线图

图2显示ADF4350 VCO输出在3.3 GHz、对标称3.3 V电源施加10 kHz、0.6 Vp-p方波时的频谱分析仪曲线图。对于1.62 MHz/0.6 V或2.7 MHz/V的推压系数,最终偏差为3326.51 MHz – 3324.89 MHz = 1.62 MHz。该结果可与表1中的静态测量 2.3 MHz/V比较。

在PLL系统中,较高的VCO推压意味着VCO电源噪声的增加倍数更大。为尽可能降低对VCO相位噪声的影响,需要低噪声电源。

不同低压差调节器(LDO)如何影响PLL相位噪声?

举个例子,ADP3334调节器的集成均方根噪声为27 μV(40多年来,从10 Hz至100 kHz)。该结果可与ADF4350评估板上使用的LDO ADP150的9 μV比较。图3中可以看出已测量PLL相位噪声频谱密度的差异。测量使用4.4 GHz VCO频率进行,其中VCO推压为最大值(表1),因此属于最差情况结果。ADP150调节器噪声足够低,因此对 VCO噪声的贡献可以忽略不计,使用两节(假定"无噪声")AA电池重复测量可确认这一点。

图3.使用ADP3334和ADP150LDO对(AA电池)供电时ADF4350在4.4GHz下的相位噪声比较
图3.使用ADP3334和ADP150LDO对(AA电池)供电时ADF4350在4.4GHz下的相位噪声比较

图3强调了低噪声电源对于ADF4350的重要性,但对电源或 LDO的噪声该如何要求呢?

与VCO噪声类似,LDO的相位噪声贡献可以看成加性成分ΦLDO(t), 如图4所示。

图4.小信号加性vco电源噪声模型
图4.小信号加性vco电源噪声模型

再次使用VCO超额相位表达式得到:

或者在频域中为:

其中vLDO(f)是LDO的电压噪声频谱密度。

1 Hz带宽内的单边带电源频谱密度SΦ(f)由下式得出:

以dB表示时,用于计算电源噪声引起的相位噪声贡献的公式如下:

其中L(LDO) 是失调为f时,调节器对VCO相位噪声(以dBc/Hz表示)的噪声贡献;f; Kpushing是VCO推压系数,以Hz/V表示;vLDO(f)是给定频率偏移下的噪声频谱密度,以V/√Hz表示.

在自由模式VCO中,总噪声为LLDO值加VCO噪声。以dB表示则为:

例如,试考虑推压系数为10 MHz/V、在100 kHz偏移下测得相位噪声为–116 dBc/Hz的VCO:要在100 kHz下不降低VCO噪声性能,所需的电源噪声频谱密度是多少?电源噪声和VCO噪声作为方和根添加,因此电源噪声应比VCO噪声至少低6 dB,以便将噪声贡献降至最低。所以LLDO应小于–122 dBc/Hz。使用公式1,

求解vLDO(f),

在100 kHz偏移下,vLDO(f)= 11.2 nV/√

给定偏移下的LDO噪声频谱密度通常可通过LDO数据手册的典型性能曲线读取。

当VCO连接在负反馈PLL内时,LDO噪声以类似于VCO噪声的方式通过PLL环路滤波器进行高通滤波。因此,上述公式仅适用于大于PLL环路带宽的频率偏移。在PLL环路带宽内,PLL可成功跟踪并滤 LDO噪声,从而降低其噪声贡献。

LDO滤波

要改善LDO噪声,通常有两种选择:使用具有更少噪声的LDO,或者对LDO输出进行后置滤波。当无滤波器的噪声要求超过经济型LDO的能力时,滤波选项可能是不错的选择。简单的LC π 滤波器通常足以将带外LDO噪声降低20 dB(图5)。

图5.用于衰减LDO噪声的LCπ滤波器
图5.用于衰减LDO噪声的LCπ滤波器

选择器件时需要非常小心。典型电感为微亨利范围内(使用铁氧体磁芯),因此需要考虑电感数据手册中指定的饱和电流 (ISAT),作为电感下降10%时的直流电平。VCO消耗的电流应小于ISAT. 有效串联电阻(ESR)也是一个问题,因为它会造成滤波器两端的IR压降。对于消耗300 mA直流电流的微波VCO,需要ESR小于0.33 ?的电感,以产生小于100 mV的IR压降。较低的非零ESR还可抑制滤波器响应并改善LDO稳定性。为此,选择具有极低寄生ESR的电容并添加专用串联电阻可能较为实际。上述方案可使用可下载的器件评估器如NI Multisim™在SPICE 中轻松实现仿真。

电荷泵和滤波器

电荷泵将鉴相器误差电压转换为电流脉冲,并通过PLL环路滤波器进行积分和平滑处理。电荷泵通常可在最多低于其电源电压(VP)0.5 V的电压下工作。例如,如果最大电荷泵电源为5.5 V,那么电荷泵只能在最高5 V输出电压下工作。如果VCO需要更高的调谐电压,则通常需要有源滤波器。有关实际PLL的有用信息和参考设计,请参见电路笔记CN-0174,5处理高压的方式请参见"利用高压VCO设计高性能锁相环,"该文章发表于模拟对话第43卷第4期(2009)。有源滤波器的替代方案是使用PLL和针对更高电压设计的电荷泵,例如ADF4150HV.ADF4150HV可使用高达30 V的电荷泵电压工作,从而在许多情况中省去了有源滤波器。

电荷泵的低功耗使其看似颇具吸引力,可使用升压转换器从较低的电源电压产生高电荷泵电压,然而与此类DC-DC转换器相关的开关频率纹波可能在VCO的输出端产生干扰杂散音。高PLL杂散可能造成发射机发射屏蔽测试失败,或者降低接收机系统内的灵敏度和带外阻塞性能。为帮助指导转换器纹波的规格,使用图6的测量设置针对各种PLL环路带宽获得全面电源抑制曲线图与频率的关系。

图6.测量电荷泵电源抑制的设置
图6.测量电荷泵电源抑制的设置

17.4 mV (–22 dBm)的纹波信号经交流耦合至电源电压,并在频率范围内进行扫描。在每一频率下测量杂散水平,并根据–22dBm输入与杂散输出电平间的差异(以dB表示)计算PSR。留在适当位置的0.1 μF和1 nF电荷泵电源去耦电容为耦合信号提供一定衰减,因此发生器处的信号电平增加,直至在各频率点下引脚上直接测得17.4 mV。结果如图7所示。

图7.ADF4150HF电荷泵电源抑制曲线图
图7.ADF4150HF电荷泵电源抑制曲线图

在PLL环路带宽内,随着频率增加,电源抑制最初变差。随着频率接近PLL环路带宽,纹波频率以类似于基准噪声的方式衰减,PSR改善。该曲线图显示,需要具有较高开关频率(理想情况下大于1 MHz)的升压转换器,以便尽可能降低开关杂散。另外,PLL环路带宽应尽可能降至最低。

1.3 MHz时,ADP1613就是一款合适的升压转换器。如果将PLL环路带宽设置为10 kHz,PSR可能达到大约90 dB;环路带宽为80 kHz时,PSR为50 dB。首先解决PLL杂散水平要求后,可以回头决定升压转换器输出所需的纹波电平。例如,如果PLL需要小于–80 dBm的杂散,且PSR为50 dB,则电荷泵电源输入端的纹波功率需小–30 dBm,即20 mVp-p。如果在电荷泵电源引脚附近放置足够的去耦电容,上述水平的纹波电压可使用纹波滤波器轻松实现。例如,100 nF去耦电容在1.3MHz时可提供20 dB以上的纹波衰减。应小心使用具有适当电压额定值的电容;例如,如果升压转换器产生18 V电源,应使用具有20V或更高额定值的电容。

使用基于Excel的设计工具ADP161x.可以简化升压转换器和纹波滤波器的设计。图8显示用于5 V输入至20 V输出设计的用户输入。为将转换器级输出端的电压纹波降至最低,该设计选择噪声滤波器选项,并将VOUT 纹波场设定为最小值。高压电荷泵的功耗为2 mA(最大值),因此 IOUT为10 mA以提供裕量。该设计使用20 kHz的PLL环路带宽,通过ADF4150HV评估板,进行测试。根据图7,可能获得约70dB的PSR。由于PSR极佳,此设置未在VCO输出端呈现明显的开关杂散(< –110 dBm),即使是在省去噪声滤波器时。

图8.ADP1613升压转换器EXCEL设计工具
图8.ADP1613升压转换器EXCEL设计工具

作为最终实验,将高压电荷泵的PSR与有源滤波器(目前用于产生高VCO调谐电压的最常见拓扑结构)进行比较。为执行测量,使用无源环路滤波器将幅度为1 Vp-p的交流信号注入ADF4150HV的电荷泵电源(VP)与图6的测量设置相同。后以有源滤波器代替相等带宽的无源滤波器,重复相同的测量。所用的有源滤波器为CPA_PPFFBP1型,如ADIsimPLL所述(图9)。

图9.ADlsimPLL中CPA_PPFFBP1滤波器设计的屏幕视图。
图9.ADlsimPLL中CPA_PPFFBP1滤波器设计的屏幕视图。

为提供公平的比较,电荷泵和运算放大器电源引脚上的去耦相同,即10 μF、10 nF和10 pF电容并联。

测量结果显示于图10中:与有源滤波器相比,高压电荷泵的开关杂散水平降低了40 dB至45 dB。利用高压电荷泵改善的杂散水平部分可解释为通过有源滤波器看到的环路滤波器衰减更小,其中注入的纹波在第一极点之后,而在无源滤波器中注入的纹波位于输入端。

图10.有源环路滤波器与高压无源滤波器的电源纹波电平
图10.有源环路滤波器与高压无源滤波器的电源纹波电平

最后一点:图1所示的第三电源电轨(分压器电源,最后一点:图1所示的第三电源电轨(分压器电源,AVDD/DVDD—与VCO 和电荷泵电源相比具有较宽松的电源要求,因为PLL(AVDD)的RF部分通常是具有稳定带隙参考偏置电压的双极性ECL逻辑级,所以相对不受电源影响。另外,数字CMOS模块本质上对电源噪声具有更强的抵抗力。因此,建议选择(DVDD)能够满足此电轨电压和电流要求的中等性能LDO,并在所有电源引脚附近充分去耦;通常100 nF和10 pF并联就够了。

结束语

以上已讨论主要PLL模块的电源管理要求,并针对VCO和电荷泵电源推算出规格。ADI为电源管理和PLL IC提供多种设计支持工具,包括参考电路和解决方案,还有各种仿真工具,如ADIsimPLL和ADIsimPower。在了解了电源噪声和纹波对PLL性能的影响后,您可以回头推算电源管理模块的规格,进而实现性能最佳的PLL设计。

本文转载自: 亚德诺半导体
转载地址:http://mp.weixin.qq.com/s/1CyupcnIdo_UMMZGbpwweg
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。

围观 9