输出

晶振输出串电阻就来自于最小化设计，对于数字电路里最重要的时钟源部分，应该特别注意保证信号完整性，最小化设计中晶振外围电路除了电阻还要有一些其他器件。

在集成运放的应用中，经过相位补偿的集成运放在大多数应用场合是能满足要求的。但在应用时，有时还会出现自激，这一般是由于下述原因所致。

一、没有按集成运放使用说明中推荐的相位校正电路和参数值进行校正