电容是电路设计中最为普通常用的器件,也常常在高速电路中扮演重要角色。

电容的用途非常多,主要有如下几种:

1、隔直流:作用是阻止直流通过而让交流通过。

“”

2、旁路(去耦):为交流电路中某些并联的元件提供低阻抗通路。

“”

“”

3.耦合:作为两个电路之间的连接,允许交流信号通过并传输到下一级电路 。

“”

“”

用电容做耦合的元件,是为了将前级信号传递到后一级,并且隔断前一级的直流对后一级的影响,使电路调试简单,性能稳定。

如果不加电容交流信号放大不会改变,只是各级工作点需重新设计,由于前后级影响,调试工作点非常困难,在多级时几乎无法实现。

4.滤波:这个对 电路而言很重要,CPU背后的电容基本都是这个作用。

“”

即频率f越大,电容的阻抗Z越小。
当低频时,电容C由于阻抗Z比较大,有用信号可以顺利通过;
当高频时,电容C由于阻抗Z已经很小了,相当于把高频噪声短路到GND上去了。

“”

5.温度补偿:针对其它元件对温度的适应性不够带来的影响,而进行补偿,改善电路的稳定性。

“”

分析:由于定时电容的容量决定了行振荡器的振荡频率,所以要求定时电容的容量非常稳定,不随环境湿度变化而变化,这样才能使行振荡器的振荡频率稳定。因此采用正、负温度系数的电容释联,进行温度互补。

当工作温度升高时,Cl的容量在增大,而C2的容量在减小,两只电容并联后的总容量为两只电容容量之和,由于一个容量在增大而另一个在减小,所以总容量基本不变。

同理,在温度降低时,一个电容的容量在减小而另一个在增大,总的容量基本不变,稳定了振荡频率,实现温度补偿目的。

6.计时:电容器与电阻器配合使用,确定电路的时间常数。

“”

输入信号由低向高跳变时,经过缓冲1后输入RC电路。电容充电的特性使B点的信号并不会跟随输入信号立即跳变,而是有一个逐渐变大的过程。当变大到一定程度时,缓冲2翻转,在输出端得到了一个延迟的由低向高的跳变。

7. 调谐:对与频率相关的电路进行系统调谐,比如手机、收音机、电视机。

“”
变容二极管的调谐电路

因为lc调谐的振荡电路的谐振频率是lc的函数,我们发现振荡电路的最大与最小谐振频率之比随着电容比的平方根变化。此处电容比是指反偏电压最小时的电容与反偏电压最大时的电容之比。因而,电路的调谐特征曲线(偏压一谐振频率)基本上是一条抛物线。

8. 整流:在预定的时间开或者关半闭导体开关元件。

“”

“”

9. 储能:储存电能,用于必须要的时候释放。例如相机闪光灯,加热设备等等.(如今某些电容的储能水平己经接近锂电池的水准,一个电容储存的电能可以供一个手机使用一天。

“”

本文转载自:面包板社区
转载地址:http://mp.weixin.qq.com/s/NXD6dkx0lcNkd4Gv5_XN1g
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 4

当频率很高时,电容不再被当做集总参数看待,寄生参数的影响不可忽略。寄生参数包括Rs,等效串联电阻(ESR)和Ls等效串联电感(ESL)。

电容器实际等效电路如图1所示,其中C为静电容,1Rp为泄漏电阻,也称为绝缘电阻,值越大(通常在GΩ级以上),漏电越小,性能也就越可靠。因为Pp通常很大(GΩ级以上),所以在实际应用中可以忽略,Cda和Rda分别为介质吸收电容和介质吸收电阻。介质吸收是一种有滞后性质的内部电荷分布,它使快速放电后处于开路状态的电容器恢复一部分电荷。

ESR和ESL对电容的高频特性影响最大,所以常用如图1(b)所示的串联RLC简化模型,可以计算出谐振频率和等效阻抗:

“”
▲图1 去耦电容模型图

“”

电容器串联RLC模型的频域阻抗图如下图2所示,电容器在谐振频率以下表现为容性;在谐振频率以上时表现为感性,此时的电容器的去耦作用逐渐减弱。同时还发现,电容器的等效阻抗随着频率的增大先减小后增大,等效阻抗最小值为发生在串联谐振频率处的ESR。

“”
▲图2 电容器串联RLC模型的频域阻抗图

由谐振频率式(4-8)可得出,容值大小和ESL值的变化都会影响电容器的谐振频率,如图3所示。由于电容在谐振点的阻抗最低,所以设计时尽量选用fR和实际工作频率相近的电容。在工作频率变化范围很大的环境中,可以同时考虑一些fR较小的大电容与fR较大的小电容混合使用。

“”
▲图3 容值和ESL的变化对电容器频率特性的影响

本文转载自:电子工程专辑
转载地址:http://mp.weixin.qq.com/s/AhPuteU7mdF65uoQ29Qy3g
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 5

有极性电容和无极性电容原理上相同,都是存储电荷和释放电荷;极板上的电压(这里把电荷积累的电动势叫电压)不能突变。

区别在于介质的不同、性能不同、容量不同、结构不同致使用环境和用途也不同。反过来讲,人们根据生产实践需要,实验制造了各种功能的电容器来满足各种电器的正常运行和新设备的运转。随着科学技术的发展和新材料的发掘,更优质、多样化的电容器会不断涌现。

“”

介质不同

介质是什么东西? 说穿了就是电容器两极板之间的物质。有极性电容大多采用电解质做介质材料,通常同体积的电容有极性电容容量大。另外,不同的电解质材料和工艺制造出的有极性电容同体积的容量也会不同。再有就是耐压和使用介质材料也有密切关系。无极性电容介质材料也很多,大多采用金属氧化膜、涤纶等。由于介质的可逆或不可逆性能决定了有极、无极性电容的使用环境。

性能不同

性能就是使用的要求,需求最大化就是使用的要求。如果在电视机里电源部分用金属氧化膜电容器做滤波的话,而且要达到滤波要求的电容器容量和耐压。机壳内恐怕也就只能装个电源了。所以作为滤波只能使用有极性电容,有极性电容是不可逆的。就是说正极必须接高电位端,负极必须接低电位端。一般电解电容在1微法拉以上,做偶合、退偶合、电源滤波等。无极性电容大多在1微法拉以下,参与谐振、偶合、选频、限流、等。当然也有大容量高耐压的,多用在电力的无功补偿、电机的移相、变频电源移相等用途上。无极性电容种类很多,不一一赘述。

容量不同

前面已经讲过同体积的电容器介质不同容量不等,不一一赘述。

结构不同

原则上讲不考虑尖端放电的情况下,使用环境需要什么形状的电容都可以。通常用的电解电容(有极性电容)是圆形,方型用的很少。无极性电容形状千奇百变。像管型、变形长方形、片型、方型、圆型、组合方型及圆型等等,看在什么地方用了。当然还有无形的,这里无形指的就是分布电容。对于分布电容在高频和中频器件中决不可忽视。

使用环境和用途

在家电维修中,以上说的都可能遇到。要想深入浅出的认识还要靠自己摸索揣摩。这里只是抛砖引玉,还请指正补充。

因为其内部材料和构造的关系,有极性电容(如铝电解)容量可以做的很大,但其高频特性不好,故适合用于电源滤波等场合,但也有高频特性好的有极性电容——钽电解,它价格比较高;

无极性电容体积小,价格低,高频特性好,但它不适合做大容量。像瓷片电容、独石电容、聚乙烯(CBB)电容等都是,瓷片电容一般用在高频滤波、震荡电路中比较多。

磁介电容是以陶瓷材料为介子,并在表面烧上银层作为电极的电容器。磁介电容器性能稳定。损耗,漏电都很小,适合于高频高压电路中应用。

一般而言,电容两极间的绝缘材料,介电常数大的(如铁电陶瓷,电解液)适合于制作大容量小体积的电容,但损耗也大。介电常数小的(如陶瓷)损耗小,适合于高频应用。

本文转载自 EDN电子技术设计
转载地址:https://mp.weixin.qq.com/s/YIPAtHfTMogaPdNLrRraJA
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

浏览 1 次

1.电容容量越大越好?

很多人在电容的替换中往往爱用大容量的电容。我们知道虽然电容越大,为IC提供的电流补偿的能力越强。且不说电容容量的增大带来的体积变大,增加成本 的同时还影响空气流动和散热。关键在于电容上存在寄生电感,电容放电回路会在某个频点上发生谐振。在谐振点,电容的阻抗小。因此放电回路的阻抗最小,补充能量的效果也最好。但当频率超过谐振点时,放电回路的阻抗开始增加,电容提供电流能力便开始下降。电容的容值越大,谐振频率越低,电容能有效补偿电流的频 率范围也越小。从保证电容提供高频电流的能力的角度来说,电容越大越好的观点是错误的,一般的电路设计中都有一个参考值的。

2.同样容量的电容,并联越多的小电容越好?

耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数,对于ESR自然是越低越好。ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候,容量越大,ESR越低。在板卡设计中采用多个小电容并连多是出与PCB空间的限制,这样有的人就认为,越多的并联小电阻,ESR越低,效果越好。理论上是如此,但是要考虑到电容接脚焊点的阻抗,采用多个小电容并联,效果并不一定突出。

“”

3.ESR越低,效果越好?

相对容量的要求,对ESR的要求可以适当的降低。因为输入电容主要是耐压,其次是吸收MOSFET的开关脉冲。对于输出电容来说,耐压的要求和容量可以适当的降低一点。ESR的要求则高一点,因为这里要保证的是足够的电流通过量。但这里要注意的是ESR并不是越低越好,低ESR电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。板卡设计中,这里一般有一个参考值,此作为元件选用参数,避免消振电路而导致成本的增加。

4.好电容代表着高品质?

“唯电容论”曾经盛极一时,一些厂商和媒体也刻意的把这个事情做成一个卖点。在板卡设计中,电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更稳定的产品一样,一味的采用高价电容,不一定能做出好产品。衡量一个产品,一定要全方位多角度的去考虑,切不可把电容的作用有意无意的夸大。

转载:21IC

围观 6

基础元器件里面,电阻接触的比较早,也比较贴近实际,所以比较好理解,电容因为经常用,所以也有些概念,但对于电感,绝大多数人没有概念,这样就阻碍了对模拟电路深入理解,对于模拟电路,尤其是干扰方面,最大的干扰源往往是电感引起的,所以理解电感对于降低干扰,提高系统可靠性有很大的帮助。

“”

电感与电容一样,都是自身不消耗能量的存储器件,从虚坐标上看,电阻属于实部,那么电感存储磁场属于虚部的上半部,电容存储电场属于虚部的下半部,可以认为电感恰好是电容的反面,所以借用电容的一些参数来理解电感,理解起来比较容易些。

1、材料:

电容分为铝电解电容、钽电容、聚丙烯有机薄膜电容、瓷片电容、云母电容

电感分为硅钢片电感、铁粉芯电感、铁硅铝电感、锰锌铁氧体电感、镍锌铁氧体电感

适合频率从低到高,不同场合要不同应用。功率电感跟高频电感的材质是不同的,要区分。

2、特征量:

电容量:表征储存电场的能力。
电感量:表征储存磁场的能力。

这个大家一般都理解

3、储存极限:

电容耐压:表征储存电场电压的最大值。
电感耐流:表征存储磁场电流的最大值。

电感耐流是大家经常忽视的,这个一般受两个指标影响,一个是电感铜丝的内阻发热量,属于线损,尤其有直流分量的时候,要特别注意这个参数,另外一个是电流导致的磁饱和最大值,所以要分情况选择,首先要计算发热在承受范围内,其次要磁场不能饱和,若饱和,电感就失效了。

电容大家往往关心耐压,这个等价于电感的耐流磁饱和问题,实际上它的线损发热,一般在大功率开关电源中要考虑,电解电容在大功率开关电源中因为不停的充放电,电容发热,电解液干枯而失效,这个一般不做开关电源的,一般接触不到,本人做高频焊接机,输出部分用的电容是云母电容,工作在1MHz,电流有600A,经常发热把电容炸掉,所以对电容的损耗理解的相对深些,当然电容的损耗还有介质损耗,比如在高频机里,用CBB材料的相对云母,损耗就很高,很容易坏,介质损耗反而是成了主要的因素。

4、损耗:

电容线损和介质损耗:这个看工作场合,不同频率下比例关系不同。
电感线损和磁滞损耗:这个看工作场合,不同频率下比例关系不同。

5、寄生:

电容:根据材料工艺不同,比如铝电解电容,是采用绕制的,电感量较大,频率不高。
电感:根据材料工艺不同,比如高频下绕线与绕线之间懂得电容效应,寄生电容较大,频率上不去。

6、辐射干扰:

电容:电场约束在金属片两极之间,辐射能力差,一些场合用电容泵替代电感做升压或降压电源。
电感:功率电感,磁场耦合性较强,在磁密封不严的时候,容易干扰外部,并且磁场的激励源是电流,容易导致地干扰。

7、变压器:

电容不同于电感的一个很大的地方,就是没有常用的变压器,这个并不是电容不能做,而是电容相对于电感来说,做成的变压器,功率低,体积大,不实用。

变压器实际上也不复杂,只是大家一般不会等效,任何变压器都可以等效为一个理想变压器,初级并联初级的电感,次级串联次级的电感即可。之后按电感的基本逻辑分析即可。

8、标准化:

电感最难的地方,上面说过是为了获取最大电流,这个也就是磁饱和值,至于如何获取,可以参考之前一篇“磁性材料应用入门”,通过电感表和一个软件工具来实现即可。电感,尤其大一些功率的,或者变压器,一般都没有标准品,这个不如电容,往往需要根据实际情况定制,所以让大家觉的难,所谓定制,无非就是功率,损耗发热和磁饱和的的考虑平衡。

本文转载自面包板
转载地址:https://forum.mianbaoban.cn/t/topic/57224
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 15

作者: 廖涌,程曦

在被测点阻抗较高时,即使该点仅有较小的电容,其带宽也会受限。在基于磁簧继电器的多路选择器中,由于各磁簧继电器的寄生电容会在输出端并联,加大了输出端的电容,使得电路的带宽变窄。本文介绍了可消除这种寄生电容的电路设计方案。

多路选择器是一种能从多路输入信号中选出一路并将其输送至输出端的一种器件。在测试自动化领域,它可以取代人工插拔线路,且能使一台单输入仪器自动测量多个信号,从而降低测试成本,节约测试时间。实现选择器的一种常用方法是使用磁簧继电器。磁簧继电器具有体积小、较半导体继电器导通电阻小且较电磁继电器反应速度快等优点。这些特点使得磁簧继电器受到各种选择器模块的青睐。

“1”
图1:磁簧继电器闭合(上)与开路(下)及其寄生元件。

磁簧继电器的结构及等效电路如图1所示。其非理想性主要源于其导通电阻(Ron)、两根干簧管间的开路电容(Cgap)以及干簧管到线圈间的电容(Coil1,2) 。不过这些非理想性在大多数情况下都是可以忽略的。下面我们用一个例子来说明这一点。

“2”
图2:基于磁簧继电器的50路多路选择器。

图2所示为基于继电器的多对一选择器的典型应用电路。 Vcc为线圈偏置电压,Ctrl n ( n = 1, 2, … , 50) 连于驱动电路(图中略去)。Cvcc和Cctrl 是位于继电器管脚之间和管脚与线圈之间的等效电容。与100Ω串联的电压源代表被测器件的输出端,3pf 电容并联10MΩ电阻则为等效示波器的典型输入阻抗。图中的电路有50路输入端,第50路输入端通过继电器连接于示波器,其它49路则处于开路状态。

对于以上电路,输入电压的频率需要多大,才会使得示波器量得的信号明显有别于实际电压输入信号呢?为了计算这个问题,我们首先来简化一下上面的电路网络。我们注意到,点A的对地电容是该网络各节点中最大的:其上有50个1.4pf Cvcc并联接地。所以,在该网络的-3dB频率,点A的对地阻抗应该接近于100Ω的电压源输出电阻。由于继电器开路电容Cgap远远小于点A对地电容,相同频率下,可近似于开路。这样,与之串联的100Ω电阻也都可以忽略了。同理,Cctrl50也可视为开路。这样,我们就得到了如下简化电路 :

“3”
图3:-3dB频率下图2中电路的简化等效电路。

该简化网络的-3dB频率为:

“4”

可见,对于数兆赫以下的中低频应用场合,基于磁簧继电器的多路选择器可近似为理想导线。

高阻测试点应用

然而,当被测仪器的输出阻抗较大时,情况就不同了。我们还是来举一个例子。如图4所示 (等效电路见图5),该网络与图3几乎一样,唯一的区别是被测器件的输出由电压源变成了电流源。为了不让任何一个电流源开路,这里使用了单刀双掷型继电器。Rload将电流转为电压,以供示波器测量。假使继电器寄生元件参数不变,由于Rload有20KΩ的电阻,该网络-3dB频率将降到仅60kHz左右。在实际应用中,由于PCB和线路的电容,其-3dB频率会更低。这样一来,即使对低频电路,这样的多路选择器也变得不再适合了。

“5”
图4:50路选择器接电流源。

“6”
图5:50路选择器接电流源的等效电路。

尽管上述分析使用了电流源,但在被测器件是输出电阻较大的电压源时也会发生以上情况。

下面,我们将介绍一种可基本消除点A电容的电路。使用该电路后,上述多路选择器的频率可被拓宽数十倍,因而可应用于高阻抗测试点。减少电容不单可以增加带宽,在被测端接反馈网络的情况下 (比如运放输出端),也可以改善稳定性。此外,小电容也有利于测试输出端的阶跃响应。总之,在选择器的输出端减小电容,有明显的好处。

电容消除电路

我们接下来会介绍若干种方法来减小A点的电容。我们使用电流源电路来说明这些方法,但是这些方法也可用于电压源电路。

为了思考这一问题,我们首先需要找出这些寄生电容的成因。经过观察,我们不难发现点A的寄生电容主要有两个来源。图6和图7绘出了容性电流的通路。显然,解决问题的关键就在于阻断这两条容性电流通路。我们接下来就分别研究这两条通路。

“7”
图6:容性电流通路1。

“8”
图7:容性电流通路2。

消除Cgap

首先我们来看图6。这一通路流经50个并联的继电器开路电容Cgap,回到交流地Vbias。50个Cgap并联,形成了一个较大的电容。

也许你会问,为什么不关闭不用的电流源,这样不就不需用单刀双掷继电器,而用单刀单掷的就可以了?这样,Cgap的问题不就不存在了吗?遗憾的是,事实并非如此。

首先,即便电流源关闭,它还是会有并联寄生电容。该电容可以在高频将其接地。

其次,即便电流源的输出电容很小,Cgap还是会连到Cctrl,而Cctrl则会连到驱动电路,驱动电路上还有线圈续流复位二极管。这些电路的电容会通过Cctrl接地,而这些电容一般与Cctrl相当,或更大。所以点A由于Cgap并联而有的电容值还是会很大。

因此,我们将保留单刀双掷的设计。之后我们将看到,这样的设计将便于实现电容消除电路。 回到消除Cgap的讨论。电容的电流是由电容两端电压变化引起的。

“9”

既然点A的电压必须变化,那我们能不能使得电容的另一端不接地(交流地),而接到与A一齐变化的电位上呢?顺着这样的思路,我们得到了如图8的电路。

“10”
图8:一种消除Cgap的方法。

图8中,点A的信号经过运放隔离后,加上一个直流偏置,被回送到Vbias2。右边的运放输出为:

“11”

Voffset 是直流电压偏置,其值可正可负,作用是给不使用的电流源一个合适的直流电压偏置值。

图8的方法需要两个运放(除非Voffset为0)。如果Voffset为0,另一运放可直接连到Vbias2。实际上可以省去一个运放,图9给出了使用一个运放和一个浮动电源的电路。

“”
图9:用浮动电源消除Cgap。

好在许多常见的实验室电源都是浮动的:其输出端由变压器隔离。比如Keysight E3631A和E3646A,其负极和地之间的电容在我们所讨论的应用中可以忽略。

图9虽然省了一个运放,但还是需要有源元件。图10给出了只需一个电阻就可以达到类似效果的方案,该方案仅在特殊情况下成立,但此特殊情况却并不罕见:

“13”
图10:使用电阻消除Cgap的电路。

如果选择器上的每一个被测器件都相同,并且可以在不被测时同时开启,那么我们就能使每个被测器件输出同样的波形。Rload2的值为:

“14”

式中,n是被测器件的总数,在我们的例子里是50。

“15”

I是单个被测器件的输出电流,In = I (n = 1,2,…50)。

可见,这将使得Cgap两端的电压保持不变,从而切断容性电流的通路,Cgap也就不再影响点A了。

消除Cvcc

研究完消除Cgap的电路,我们再来研究如何消除Cvcc。这一通路主要由许多Cvcc构成,最终流回了Vcc——继电器线圈的直流偏置电压。有了之前消除Cgap的经验,我们不难得到一个类似的电路。图11用一个浮动电源来达到消除Cvcc的效果。

“16”
图11:Vcc 被直流和交流电压同时驱动。

这样一来,似乎我们所有的问题都应该解决了。很遗憾,实验结果表明,上图的电路并不能消除所有的Cvcc。何以如此呢?我们需要再仔细观察一下继电器线圈的模型。

继电器线圈虽然被画成了电感,但实际上却有较大的直流电阻,大约在100Ω量级。我们已经指出,继电器驱动电路有较大的电容。简单起见,我们考虑一种极限情况:驱动电路的电容很大,以至可以认为线圈的一端直接接在交流地上,那么继电器管脚和线圈之间的电容就会沿着干簧管分布,如图12所示。也就是说,只是在Vcc上加上信号并不能抵消所有的管脚和线圈之间的电容。

“17”
图12:沿干簧管分布的电容。

图13的电路解决了这一问题(为了简单起见,图中略去了续流二极管)。Vss为点A交流部分的信号加上0直流偏置,这样继电器线圈的两端就都被和点A相同的交流信号驱动,Cvcc对点A就不再影响。

“18”
图13:Vcc和继电器源极都被交流和直流电源驱动。

你也许已经注意到了,图13中驱动电路的源极不再是地。这样一来,栅极驱动电压还能可靠地打开驱动电路吗?的确,图13中的电路只能在栅极电压减去源极电压最大值后依然大于驱动电路开启电压的情况下工作。否则,我们就需要增大栅极电压,直到足够为止。

其他注意事项

至此,我们用理想电路模型讨论了消除磁簧继电器寄生电容的电路技巧。然而,实际的电路并不是理想情况。所以,为了使以上电路达到较好的效果,还有许多工程实践的细节需要考虑。

继电器选取

虽然电路可以消除寄生电容,但是我们还是应该选取寄生电容较小的继电器,因为继电器的电容会成为运放的负载。对于非理想运放,电容负载小,相应的相移和幅值损耗也小。这样,电路消除电容的效果也会更佳。

另外,在图10 中,等效来说,每路电流源仍需驱动一个继电器的Cgap,所以小的寄生电容总是好的。

继电器的屏蔽层

“19”
图14:有屏蔽层的继电器示意图。

继电器屏蔽层是线圈和管脚之间的一层金属,主要用于屏蔽噪音 (这里指的不是磁屏蔽层) 。大多数情况下,屏蔽层会接地或交流地。该层会减小管脚之间和管脚到线圈的电容,但是会增加额外的管脚到屏蔽层之间的电容。如果继电器有屏蔽层,可以用对线圈Vcc一样的方法处理。

电路板布线

标准PCB FR4 材料有4.1-4.4的介电常数。如果相邻两层有30mm X 30mm、相距10mil(0.254mm)的铜皮,那么它们之间的电容为:

“20”

Eo = 8.854x10-12,K = 4.3,A为面积,D为距离。

对于有50个磁簧继电器的PCB,连接继电器各管脚的铜线不可避免会占一定面积。所以在这些线下,不要铺铜,以减少电容。

由此产生的一个副作用是电路的抗噪音能力变差了。所以如果必要,可以在电路外部加装噪音屏蔽盒。

连接运放输出端至各继电器时,扇出(fan-out)和菊花链布线法各有千秋。扇出法意味着线路总长度更长,即铜线形成的电容更大。好处是各个继电器的铜线电容大小类似,消除电容电路对各个继电器的效果也就更接近。

反之,菊花链能使总线最短,使得运放负载电容变小,代价是各个继电器消除电容的效果参差不齐。 因此我们建议使用混合布线,如图15所示:

“21”
图15:混合布线示意图。

实验

我们使用图16的电路制作了一个多路选择器来测试博通的一款多路电流源产品,该产品电流源DC成分为0。实验中使用一台三端Keysight E3631A电源提供运放的电源和Voffset,以驱动继电器。

在文中所述的电容消除技术被使用之前,选择器实测点A电容约300pf, 改进布线后减至约200pf。Rload2加入后,电容降至约150pf。使用AC+DC驱动Vcc后,电容继续降至约30pf。在继电器驱动源极也被驱动后,点A电容仅余不到10pf。剩余的10pf很可能来自接口和连接线。-3dB频率增加30余倍。

“”
图16:消除寄生电容的实验电路。

总结

在被测点阻抗较高时,即使该点仅有较小的电容,其带宽也会受限。在基于磁簧继电器的多路选择器中,由于各磁簧继电器的寄生电容会在输出端并联,加大了输出端的电容,使得电路的带宽变窄。本文介绍了可消除这种寄生电容的电路设计方案,使用该方案,如果设计合理,选择器的输出端电容可以降为小于单个磁簧继电器的寄生电容。该方案的中心思想是使用与被测信号有同样交流成分的信号,驱动寄生电容的另一端。这可以通过运放、浮动电压源、甚至电阻来实现。除了拓宽带宽,该设计也可通过降低电容使得被测电路稳定性受到更小的影响并更好地测量阶跃响应。

声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

围观 8

带外杂散信号所引起的混叠现象是A/D转换器应用中所面临的关键问题,如果没有适当的滤波处理,这些信号会严重影响数据转换系统的性能指标。本文主要讨论抗混叠滤波的原理及其对系统性能的影响。并通过一个一流的高性价比、完备系统范例加以说明,利用一个集成开关电容器件实现这一重要功能。本文几乎涵盖了所有与高性能系统设计有关的重要参数和实际问题。

产生混叠的来源:这一点在奈奎斯特定理中给出了说明。奈奎斯特定理指出:时间连续信号转换成离散信号时,需要在一个周期内的采样次数多于2次。如果采样次数不够,将无法恢复丢失的信息。从图1可以更清晰地看到这一点,如果信号每周期采样一次,得到的只是一个直流信号(幅度为任意值),如图1a所示。如果每周期采样两次,得到一个方波信号(图1b)。值得注意的是:对输入信号进行每周期2次的采样是一种非常特殊的情况,任何时候都要避免这种情况。图1c所示是以200kHz采样率对190kHz信号进行采样的情况。所得信号是一个完好的正弦波,但频率是错误的。频率的改变正是由于混叠现象导致的。

“”
图1a. 对正弦信号进行每周期一次的采样时,得到一个幅度为任意值的直流信号。

“”
图1b. 对同一正弦波每周期采样两次,得到一个方波,幅度信息丢失。

“”
图1c. Fsignal = 190kHz、Fs = 200kHz是欠采样信号,所得结果是混叠现象导致的。

图2所示是在频域的表现形式,从图中可以看出,频率高于f ≥ fs/2的信号被镜像到fs/2。为了避免这种现象,必须保证信号中没有更高的频率成份。因此,我们必须了解信号的最高频率,采样频率需要高于这个频率的两倍。一种最原始的考虑是从数字域解决这个问题,但这显然是不可取的,因为一旦完成信号采样,有些信号混叠到所感兴趣的频段,则无法从信号中移除这些频率成份。抗混叠滤波必须在模拟域进行,即在信号采样之前。

“”
图2. 频域中的混叠现象,欠采样信号镜像到fs/2。

下一步 — 设计抗混叠滤波器。设计抗混叠滤波器需要首先确定所希望的滤波特性(截止频率、过渡带衰减等),然后选择能够满足应用需求的最佳滤波方案(有时称为滤波器类型)。一般情况下,采用过采样、而且过采样频率越高,滤波器设计越容易。但是,过采样需要更高速率的ADC,成本也越高。

例如,过采样因子为8时,采样频率是最高信号频率的八倍。这在ADC成本和滤波器复杂度方面达到了一个较好的折衷。假设ADC分辨率为14位,能够提供80dB的信噪比(SNR)。采用一半的采样率(这里为信号频率的4倍)时,低通滤波器需要提供80dB的衰减,以确保所有杂散信号经过足够的衰减,不会出现在采样后的信号中。这意味着在过渡带内需要提供每倍频程40dB的衰减,需要高阶滤波器达到这一设计要求。7阶巴特沃斯滤波器能够满足上述要求,但对于具体应用并非最佳选择。可针对不同的应用选择不同的滤波器类型,图3所示为巴特沃斯滤波器、切比雪夫滤波器和椭圆滤波器的频响特性。从图中可以看出,它们具有不同的通带、过渡带特性。椭圆滤波器与巴特沃斯滤波器相比,椭圆滤波器的过渡带更陡峭,但其相频特性较差。应根据具体应用选择滤波器类型,对于普通的数据采集系统,可以选用巴特沃斯滤波器(或贝塞尔滤波器),如果对相位精度要求不高的话,也可以选择切比雪夫、甚至椭圆滤波器。

“”
图3. 不同滤波器频率响应的比较

通用的A/D转换器有:用于中等速率的SAR (逐次逼近) ADC;用于高速到超高速率的闪速ADC;用于低速系统的Σ-Δ ADC。它们都需要抗混叠滤波器,对滤波器的要求取决于转换速率、所希望的输入带宽,但Σ-Δ ADC比较特殊。这种转换技术采用非常高的输入采样率和转换速率,而后续数字滤波降低了有效吞吐率,这会影响分辨率(动态范围)的提高。Σ-Δ ADC对抗混叠滤波器的要求与输入采样率和最高信号频率之比有关,这种对需求的降低同样也表现在其它过采样数据转换器中,这种情况下可以选用简单的RC滤波器。选用较简单的抗混叠滤波器会产生较长的传输延时,这为使用闭环控制或多路转换的转换器增加了设计难度。

由于模拟滤波器具有一定的设计难度和较大的公差,而且制造困难,特别是对于空间紧凑的产品,许多设计人员不愿意使用模拟滤波器。衡量误差的一个较好准则是假设分离元件容限加倍,这样,如果采用标准的商用化电阻器和电容器,将对角频率和过渡带造成很大的误差。解决这一问题的最佳途径是选择集成滤波器方案,可以从Maxim等公司获得这种芯片。

集成滤波器有两种类型:连续时间滤波器和开关电容滤波器,连续时间滤波器通常需要外部元件调节角频率,从而限制了它们的灵活性。开关电容滤波器可以根据其结构灵活使用,一般情况下,可以替代分离或集成连续时间滤波器。

开关电容滤波器是一种很早就被人们认可的滤波器结构,利用当前的硅工艺技术能够可靠集成。其工作原理和数学推导如图4所示。工作原理是:在电容器两端的开关控制下,电容被充电、放电。这种电荷转移过程产生脉冲电流,可以计算其平均电流,当开关频率足够快时,该电流等效于流过电阻的电流,可看作是电阻被一个电容所取代。电流和间接电阻值取决于两个因素:电容大小和开关频率。开关频率越高、电容值越大,则电流越大,或者说,电阻值越小。如果采用这种滤波器结构,频率特性将随着电容尺寸或开关频率的变化而改变。在集成方案中,电容值是固定的,滤波特性受开关频率的控制。这种滤波器的原理如图5所示。

“”
图4. 开关电容原理框图

“”
图5. 利用开关电容技术构成简单的滤波器

滤波器的精度取决于各个元件的容限,分离方案中,我们只能使用容限不一致的元件。而在集成方案中,可以保证很高的元件一致性(0.1%以内)。因此,我们可以很好地控制集成滤波器的频响特性。例如,MAX7490的角频率精度可以达到0.2%,而采用分离元件则无法达到这一指标。另外,集成方案还具有出色的温度特性,温漂系数可以达到10ppm/°C。

这里还需要特别指出开关电容方案对信号的采样,它将时间连续信号转换成时间离散信号,这意味着我们还要再次考虑混叠问题。值得庆幸的是,这种滤波器的采样速率非常高,通常是100倍的过采样。所以,只需采用一个简单的阻容滤波器。系统中另外一个需要考虑的问题是:开关时钟的相位抖动所产生的失真,这与ADC中存在的问题相同。图6给出了一个正确信号被错误采样的情况,会导致一定的幅度误差。

“”
图6. 欠采样引起的幅度失真

时钟抖动有两种表现形式,如果相位误差是随机的,噪声基低将升高;如果抖动是周期性的,失真(THD)将增大。抖动是一个时间量,例如:ps峰峰值或RMS。为了达到一定的信号纯度,能够容许多大的抖动呢? 参考文献1中指出,对于一个16位的系统,1nspp (峰峰值)的时钟抖动会使SNR从98dB降至91dB。为了将抖动的影响限制到0.5dB,抖动不能高于400pspp。

利用商用化的时钟振荡器可以很容易地满足上述抖动指标的要求,如:SaRonix NTH5,抖动只有8psRMS (53pspp)。这种方案的缺陷是限制了信号频率。大多数系统中,其它器件(如ADC、µC、等)也需要提供时钟。如果这些时钟用其它振荡器产生,这些时钟将不同步,将会引起其它诸多问题。MAX7375或DS1085能够产生多个时钟,而且彼此同步,并可提供较好的抖动指标(分别为160ps和300ps),可以达到90dB以上的信号纯度。利用这种器件提供时钟的另一个好处是:可编程不同的时钟频率。也就是说,可以获得具有软件可编程频率响应特性的模拟滤波器,从而创建一个极其灵活的系统。

图7是基于上述讨论提供的一个数据采集系统方案。ADC具有14位分辨率和200ksps采样率(MAX1067系列)。该器件每次转换至少需要24个时钟。抗混叠滤波器采用了MAX7418-21系列产品,该系列滤波器提供各种滤波器类型,如贝塞尔、巴特沃斯、椭圆等。角频率设置为1/100 fClk。考虑到DSP控制转换器的采样(只需要一个定时器),同一时钟可以用于滤波器和ADC,完全同步。利用DS1085产生时钟,能够得到两路时钟,第二路时钟可用于DSP。DS1085通过2线接口编程,当系统工作在不同的采样速率时可以重新设置频率,用同一块PCB实现不同的功能。

“”
图7. 数据采样系统原理框图

图7所示电路,器件之间协同工作,在成本和复杂程度上都是可以接受的。另外一个优势是可编程性,提供了极大的灵活性,既简化了设计,也降低了成本。

参考文献
1. The Effects of Sampling Clock Jitter on Nyquist Sampling Analog-to-Digital Converters and on Oversampling Delta-Sigma ADCs
July 1990 JAES: AES preprint# 2844
By Steven Harris

本文转载自美信

围观 4

Part 1 旁路电容和去耦电容基础知识

“旁路电容”和“去耦电容”

今天在看CAN总线资料时突然看到can原理图TJA1050 CAN收发器电源管脚外接电源时节了一个电容到地,突然想起昨天同事说布线时电源要先连接电容再接到芯片电源管脚那时不知所云,但是今天又遇到所以便开始了我的“瞎琢磨”....

“”

这个电容到底有什么用呢?

为什么用的是0.1uf 大小的电容,这个值有没有要求?

一查百度,发现他叫“旁路电容”,如果放在另外的位置它叫“去耦电容”,神奇呀!

下面我们来说是“旁路电容”和“去耦电容”:(有点抄百度的节奏)

一、定义和区别

旁路(bypass)电容:是把输入信号中的高频成分作为滤除对象;

去耦(decoupling)电容:也称退耦电容,是把输出信号的干扰作为滤除对象。

去耦电容和旁路电容都是起到抗干扰的作用,电容所处的位置不同,称呼就不一样了。

“”

高频旁路电容一般比较小,根据谐振频率一般是0.1u,0.01u等,而去耦合电容一般比较大,是10u或者更大。

二、作用

去耦电容主要有2个作用:

(1)去除高频信号干扰;
(2)蓄能作用;(而实际上,芯片附近的电容还有蓄能的作用,这是第二位)

高频器件在工作的时候,其电流是不连续的,而且频率很高,而器件VCC到总电源有一段距离,即便距离不长,在频率很高的情况下,阻抗Z=i*wL+R,线路的电感影响也会非常大,会导致器件在需要电流的时候,不能被及时供给。而去耦电容可以弥补此不足。这也是为什么很多电路板在高频器件VCC管脚处放置小电容的原因之一(在vcc引脚上通常并联一个去耦电容,这样交流分量就从这个电容接地。)

所谓的耦合:是在前后级间传递信号而不互相影响各级静态工作点的元件 有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件,以减少开关噪声在板上的传播和将噪声引导到地。 从电路来说,总是存在驱动的源和被驱动的负载。如果负载电容比较大,驱动电路要把电容充电、放电,才能完成信号的跳变,在上升沿比较陡峭的时候,电流比较大,这样驱动的电流就会吸收很大的电源电流,由于电路中的电感,电阻(特别是芯片管脚上的电感,会产生反弹),这种电流相对于正常情况来说实际上就是一种噪声,会影响前级的正常工作。这就是耦合。 去耦电容就是起到一个电池的作用,满足驱动电路电流的变化,避免相互间的耦合干扰。

三、为什么用的是0.1uf 大小的电容,这个值有没有要求?

有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件,以减少开关噪声在板上的传播和将噪声引导到地。

去耦电容在集成电路电源和地之间有两个作用:一方面是本集成电路的蓄能电容,另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5nH的分布电感,它的并行共振频率大约在7MHz左右,也就是说,对于10MHz以下的噪声有较好的去耦效果,对40MHz以上的噪声几乎不起作用。1μF、10μF的电容,并行共振频率在2MHz以上,去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容,或1个蓄能电容,可选10μF左右。最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格,其电容值可按C=1/F来计算,即10MHz取0.1μF,100MHz取0.01μF。

简单总结——去耦电容和旁路电容都是起到抗干扰的作用。对于同一电路来说,旁路电容是把输入信号中的高频噪声作为滤除对象,把前级携带的高频杂波滤除,而去耦电容也称退耦电容,是把输出信号的干扰作为滤除对象。去耦电容用在放大电路中不需要交流的地方,用来消除自激,使放大器稳定工作。

Part 2 为什么IC需要自己的去耦电容?

为什么IC需要自己的去耦电容?

为了保证高频输入和输出。

每个集成电路(IC)都必须使用电容将各电源引脚连接到器件上的地,原因有二:防止噪声影响其本身的性能,以及防止它传输噪声而影响其它电路的性能。

电力线就像天线一样,可能会拾取其它地方的高频(HF)噪声,然后通过电场、磁场、电磁场和直接传导等方式耦合到系统中。电源端的高频噪声会影响许多电路的性能,因此,必须将IC电源上存在的任何高频噪声短接到地。为实现噪声短接,我们不能使用导体,因为它会造成直流短路,烧毁保险丝,但可以使用电容(通常为1nF至100nF),它不仅能隔直,而且能实现高频噪声的短路连接。

1cm导线或PC走线具有大约8nH的电感(5Ω、100MHz时),很难形成短路。用作高频短路的电容必须具有较低的引线和PC走线电感,因此,各电源电容必须非常靠近它去耦的IC的两个引脚。选择内部电感较低的电容也很重要,通常使用陶瓷电容。

许多IC中的电路会在电源端产生高频噪声,这种噪声也必须通过跨接在电源上的电容进行短路,以免破坏系统的其它部分。同样,引线和PC走线的长度至关重要:一方面,长引线会充当电感,使短路不够理想;另一方面,长导体会充当天线,通过电场、磁场和电磁场等方式将高频噪声传输到系统的其它部分。

因此,每个IC的每个电源引脚都应通过电感非常低的电容连接到IC的地引脚,地引脚可能有多个,必须利用较宽的低电感PC走线将所有地引脚接合在一起,使之成为单个低阻抗等电位星型接地点,这一点非常重要。

“”

采用去耦和不采用去耦的缓冲电路(测量结果)

为带去耦电容器和不带去耦电容器(C1 和C2)情况下用于驱动 R-C 负载的缓冲电路。我们注意到,在不使用去耦电容器的情况下,电路的输出信号包含高频 (3.8MHz) 振荡。对于没有去耦电容器的放大器而言,通常会出现稳定性低、瞬态响应差、启动出现故障以及其它多种异常问题。

带去耦合和不带去耦合情况下的电流

电源线迹的电感将限制暂态电流。 去耦电容与器件非常接近,因此电流路径的电感很小。在暂态过程中,该电容器可在非常短的时间内向器件提供超大量的电流。 未采用去耦电容的器件无法提供暂态电流,因此放大器的内部节点会下垂(通常称为干扰)。无去耦电容的器件其内部电源干扰会导致器件工作不连续,原因是内部节点未获得正确的偏置。

PCB板中去耦电容的分类

去耦电容在补偿集成片或电路板工作电压跌落时能起到储能作用。它可以分成整体的、局部的和板间的三种。整体去耦电容又称旁路电容,它工作于低频范围状态,为整个电路板提供一个电流源,补偿电路板工作时产生的ΔI噪声电流,保证工作电源电压的稳定。它的大小为PCB上所有负载电容和的50~100倍。它应放置在紧靠PCB外接电源线和地线的地方,印制线密度很高的地方。这不仅不会减小低频去耦,而且还会为PCB上布置关键性的印制线提供空间。

局部去耦电容有两个作用。

第一,出于功能上的考虑:通过电容的充放电使集成片得到的供电电压比较平稳,不会由于电压的暂时跌落导致集成片功能受到影响;

第二,出于EMC考虑:为集成片的瞬变电流提供就近的高频通道,使电流不至于通过环路面积较大的供电线路,从而大大减小向外的辐射噪声。同时由于各集成片拥有自己的高频通道,相互之间没有公共阻抗,抑止了其阻抗耦合。局部去耦电容安装在每个集成片的电源端子和接地端子之间,并尽量靠近集成片。

板间去耦电容是指电源面和接地面之间的电容,它是高频率时去耦电流的主要来源。板间电容可以通过增加电源层和接地层间面积来增大。在PCB中,一些接地面可以布到了电源层,移去这些接地面,用电源隔离区代之,可以增加板间电容。

在直流电源回路中,负载的变化会引起电源噪声。例如在数字电路中,当电路从一个状态转换为另一种状态时,就会在电源线上产生一个很大的尖峰电流,形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声,是印制电路板的可靠性设计的一种常规做法,好的高频去耦电容可以去除高到1GHz的高频成分。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印制线路板时,每个集成电路的电源、地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。

去耦电容的配置原则如下:

1、电源分配滤波电容

电源输入端跨接一个10μF~100μF的电解电容器,如果印制电路板的位置允许,采用以上的电解电容器的抗干扰效果会更好。1μF,10μF电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。在电源进入印制板的地方和一个1μF或10μF的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。

2、芯片配置去耦电容

为每个集成电路芯片配置一个0.01μF的陶瓷电容器。数字电路中典型的去耦电容为0.1/μF的去耦电容有5nH分布电感,它的并行共振频率在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。如遇到印制电路板空间小而装不下时,可每4~10个芯片配置一个1μF~10μF钽电解电容器,这种器件的高频阻抗特别小,在500kHz~20MHz范围内阻抗小于1μF~10μF而且漏电流很小(0.5μA以下)。去耦电容值的选取并不严格,可按C=1/f计算,即10MHz取0.1μF。对微控制器构成的系统,取0.1μF~0.01μF之间都可以。

3、必要时加蓄放电容

每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10μF。通常使用的大电容为电解电容,但是在滤波频率比较高时,最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用钽电容或聚碳酸酯电容。

良好与糟糕 PCB 板面布局的对比

除了使用去耦电容器外,还要在去耦电容器、电源和接地端之间采取较短的低阻抗连接。 将良好的去耦合板面布局与糟糕的布局进行了对比。应始终尝试着让去耦合连接保持较短的距离,同时避免在去耦合路径中出现通孔,原因是通孔会增加电感。大部分产品说明书都会给出去耦合电容器的推荐值。如果没有给出,则可以使用 0.1uF。

“”

PCB布板时去耦电容的摆放问题

相信对做硬件的工程师,毕业开始进公司时,在设计PCB时,老工程师都会对他说,PCB走线不要走直角,走线一定要短,电容一定要就近摆放等等。但是一开始我们可能都不了解为什么这样做,就凭他们的几句经验对我们来说是远远不够的哦,当然如果你没有注意这些细节问题,今后又犯了,可能又会被他们骂,“都说了多少遍了电容一定要就近摆放,放远了起不到效果等等”,往往经验告诉我们其实那些老工程师也是只有一部分人才真正掌握其中的奥妙,我们一开始不会也不用难过,多看看资料很快就能掌握的。直到被骂好几次后我们回去找相关资料,为什么设计PCB电容要就近摆放呢,等看了资料后就能了解一些,可是网上的资料很杂散,很少能找到一个很全方面讲解的。工作两年后,我看到了相关人士讲的相关文章。下面这篇文章是我转载于博士的一片关于电容去耦半径的讲解,相信你看了之后可以很牛x的回答和避免类似问题的发生。

老师问: 为什么去耦电容就近摆放呢?
学生答: 因为它有有效半径哦,放的远了失效的。

电容的去耦半径

电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片,多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实,减小电感是一个重要原因,但是还有一个重要的原因大多数资料都没有提及,那就是电容去耦半径问题。如果电容摆放离芯片过远,超出了它的去耦半径,电容将失去它的去耦的作用。

理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时,会在电源平面的一个很小的局部区域内产生电压扰动,电容要补偿这一电流(或电压),就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间,因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样,电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

特定的电容,对与它自谐振频率相同的噪声补偿效果最好,我们以这个频率来衡量这种相位关系。设自谐振频率为f,对应波长为λ,补偿电流表达式可写为:

“”

其中,A是电流幅度,R为需要补偿的区域到电容的距离,C为信号传播速度。

当扰动区到电容的距离达到λ/4时,补偿电流的相位为π,和噪声源相位刚好差180度,即完全反相。此时补偿电流不再起作用,去耦作用失效,补偿的能量无法及时送达。为了能有效传递补偿能量,应使噪声源和补偿电流的相位差尽可能的小,最好是同相位的。距离越近,相位差越小,补偿能量传递越多,如果距离为0,则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近,要远小于λ/4。实际应用中,这一距离最好控制在λ/40-λ/50之间,这是一个经验数据。

例如:0.001uF陶瓷电容,如果安装到电路板上后总的寄生电感为1.6nH,那么其安装后的谐振频率为125.8MHz,谐振周期为7.95ps。假设信号在电路板上的传播速度为166ps/inch,则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸,大约等于2.4厘米。

本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿,即它的去耦半径2.4厘米。不同的电容,谐振频率不同,去耦半径也不同。对于大电容,因为其谐振频率很低,对应的波长非常长,因而去耦半径很大,这也是为什么我们不太关注大电容在电路板上放置位置的原因。对于小电容,因去耦半径很小,应尽可能的靠近需要去耦的芯片,这正是大多数资料上都会反复强调的,小电容要尽可能近的靠近芯片放置。

Part 3 去耦电容的容值计算和布局布线

有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件,以减少开关噪声在板上的传播, 和将噪声引导到地。

去耦电容的容值计算

去耦的初衷是:不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。

使用表达式:C⊿U=I⊿t
由此可计算出一个IC所要求的去耦电容的电容量C。
注:⊿U是实际电源总线电压所允许的降低,单位为V。I是以A(安培)为单位的最大要求电流;⊿t是这个要求所维持的时间。

xilinx公司推荐的去耦电容容值计算方法:推荐使用远大于1/m乘以等效开路电容的电容值。

此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数,一般IC的数据手册都会给出具体的参数值。
等效开路电容定义为:C=P/(f·U^2)

式中:

P——IC所耗散的总瓦数;
U——IC的最大DC供电电压;
f——IC的时钟频率。

一旦决定了等效开关电容,再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。然后还要把结果再与连接到相同电源总线电源插针的总数相除,最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。

去耦电容选择不同容值组合的原因:

在去耦电容的设计上,通常采用几个不同容值(通常相差二到三个数量级,如0.1uF与10uF),基本的出发点是分散串联谐振以获得一个较宽频率范围内的较低阻抗。

电容谐振频率的解释:

由于焊盘和引脚的原因,每个电容都存在等效串联电感(ESL),因此自身会形成一个串联谐振电路,LC串联谐振电路存在一个谐振频率,随着电力的频率不同,电容的特性也随之变化,在工作频率低于谐振频率时,电容总体呈容性,在工作频率高于谐振频率时,电容总体呈感性,此时去耦电容就失去了去耦的效果,如下图所示。因此,要提高串联谐振频率,就要尽可能降低电容的等效串联电感。

“”

电容的容值选择一般取决于电容的谐振频率。

不同封装的电容有不同的谐振频率,下表列出了不同容值不同封装的电容的谐振频率:

“”

需要注意的是数字电路的去耦,低的ESR值比谐振频率更为重要,因为低的ESR值可以提供更低阻抗的到地通路,这样当超过谐振频率的电容呈现感性时仍能提供足够的去耦能力。

降低去耦电容ESL的方法:

去耦电容的ESL是由于内部流动的电流引起的,使用多个去耦电容并联的方式可以降低电容的ESL影响,而且将两个去耦电容以相反走向放置在一起,从而使它们的内部电流引起的磁通量相互抵消,能进一步降低ESL。(此方法适用于任何数目的去耦电容,注意不要侵犯DELL公司的专利)

IC去耦电容的数目选择

在设计原理图的时候,经常遇到的问题是为芯片的电源引脚设计去耦电容,上面已经介绍了去耦电容的容值选择,但是数目选择怎么确定呢?理论上是每个电源引脚最好分配一个去耦电容,但是在实际情况中,却经常看到去耦电容的数目要少于电源引脚数目的情况,如freescale提供的iMX233的PDK原理图中,内存SDRAM有15个电源引脚,但是去耦电容的数目是10个。

去耦电容数目选择依据:

在布局空间允许的情况下,最好做到一个电源引脚分配一个去耦电容,但是在空间不足的时候,可以适当削减电容的数目,具体情况应该根据芯片上电源引脚的具体分布决定,因为厂家在设计IC的时候,经常是几个电源引脚在一起,这样可以共用去耦电容,减少去耦电容的数目。

电容的安装方法

电容的摆放

对于电容的安装,首先要提到的就是安装距离。容值最小的电容,有最高的谐振频率,去耦半径最小,因此放在最靠近芯片的位置。容值稍大些的可以距离稍远,最外层放置容值最大的。但是,所有对该芯片去耦的电容都尽量靠近芯片。另外的一个原因是:如果去耦电容离IC电源引脚较远,则布线阻抗将减小去耦电容的效力。
还有一点要注意,在放置时,最好均匀分布在芯片的四周,对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置,一般都是均匀分布在芯片的四个边上的。因此,电压扰动在芯片的四周都存在,去耦也必须对整个芯片所在区域均匀去耦。

电容的安装

在安装电容时,要从焊盘拉出一小段引出线,然后通过过孔和电源平面连接,接地端也是同样。放置过孔的基本原则就是让这一环路面积最小,进而使总的寄生电感最小。图16显示了几种过孔放置方法。

“”

第一种方法从焊盘引出很长的引出线然后连接过孔,这会引入很大的寄生电感,一定要避免这样做,这时最糟糕的安装方式。

第二种方法在焊盘的两个端点紧邻焊盘打孔,比第一种方法路面积小得多,寄生电感也较小,可以接受。

第三种在焊盘侧面打孔,进一步减小了回路面积,寄生电感比第二种更小,是比较好的方法。

第四种在焊盘两侧都打孔,和第三种方法相比,相当于电容每一端都是通过过孔的并联接入电源平面和地平面,比第三种寄生电感更小,只要空间允许,尽量用这种方法。

最后一种方法在焊盘上直接打孔,寄生电感最小,但是焊接是可能会出现问题,是否使用要看加工能力和方式。
推荐使用第三种和第四种方法。

需要强调一点:有些工程师为了节省空间,有时让多个电容使用公共过孔。任何情况下都不要这样做。最好想办法优化电容组合的设计,减少电容数量。

由于印制线越宽,电感越小,从焊盘到过孔的引出线尽量加宽,如果可能,尽量和焊盘宽度相同。这样即使是0402封装的电容,你也可以使用20mil宽的引出线。引出线和过孔安装如图17所示,注意图中的各种尺寸。

“”

对于大尺寸的电容,比如板级滤波所用的钽电容,推荐用图18中的安装方法。注意:小尺寸电容禁止在两个焊盘间打孔,因为容易引起短路。

“”

综上所述,在选择去耦电容时,需要考虑的因素有电容的ESR、ESL值,谐振频率,布局时要注意根据IC电源引脚的数目和周围布局空间决定去耦电容数目,根据去耦半径决定具体的布局位置。

来源:网络整理

围观 61

我们在电源滤波电路上可以看到各种各样的电容,100uF,10uF,100nF,10nF不同的容值,那么这些参数是如何确定的?不要告诉我是抄别人原理图的,呵呵。

数字电路要运行稳定可靠,电源一定要”干净“,并且能量补充一定要及时,也就是滤波去耦一定要好。什么是滤波去耦,简单的说就是在芯片不需要电流的时候存储能量,在你需要电流的时候我又能及时的补充能量。不要跟我说这个职责不是DCDC、LDO的吗,对,在低频的时候它们可以搞定,但高速的数字系统就不一样了。

先来看看电容,电容的作用简单的说就是存储电荷。我们都知道在电源中要加电容滤波,在每个芯片的电源脚放置一个0.1uF的电容去耦。等等,怎么我看到要些板子芯片的电源脚旁边的电容是0.1uF的或者0.01uF的,有什么讲究吗。要搞懂这个道道就要了解电容的实际特性。理想的电容它只是一个电荷的存储器,即C。而实际制造出来的电容却不是那么简单,分析电源完整性的时候我们常用的电容模型如下图所示。

“”

图中ESR是电容的串联等效电阻,ESL是电容的串联等效电感,C才是真正的理想电容。ESR和ESL是由电容的制造工艺和材料决定的,没法消除。那这两个东西对电路有什么影响。ESR影响电源的纹波,ESL影响电容的滤波频率特性。

我们知道电容的容抗Zc=1/ωC,电感的感抗Zl=ωL,( ω=2πf),实际电容的复阻抗为Z=ESR+jωL-1/jωC= ESR+j2πf L-1/j2πf C。可见当频率很低的时候是电容起作用,而频率高到一定的时候电感的作用就不可忽视了,再高的时候电感就起主导作用了。电容就失去滤波的作用了。所以记住,高频的时候电容就不是单纯的电容了。实际电容的滤波曲线如下图所示。

“”

上面说了电容的等效串联电感是电容的制造工艺和材料决定的,实际的贴片陶瓷电容的ESL从零点几nH到几个nH,封装越小ESL就越小。

从上面电容的滤波曲线上我们还看出并不是平坦的,它像一个’V’,也就是说有选频特性,在时候我们希望它是越平越好(前级的板级滤波),而有时候希望它越越尖越好(滤波或陷波)。影响这个特性的是电容的品质因素Q, Q=1/ωCESR,ESR越大,Q就越小,曲线就越平坦,反之ESR越小,Q就越大,曲线就越尖。通常钽电容和铝电解有比较小的ESL,而ESR大,所以钽电容和铝电解具有很宽的有效频率范围,非常适合前级的板级滤波。也就是在DCDC或者LDO的输入级常常用较大容量的钽电容来滤波。而在靠近芯片的地方放一些10uF和0.1uF的电容来去耦,陶瓷电容有很低的ESR。

说了那么多,那到底我们在靠近芯片的管脚处放置0.1uF还是0.01uF,下面列出来给大家参考。

“”

所以,以后不要见到什么都放0.1uF的电容,有些高速系统中这些0.1uF的电容根本就起不了作用。

来源:Analog Devices
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系我们。

围观 4

将交流市电转换为低压直流的常规方法是采用变压器降压后再整流滤波,当受体积和成本等因素的限制时,最简单实用的方法就是采用电容降压式电源。

采用电容降压时应注意以下几点:
  1 根据负载的电流大小和交流电的工作频率选取适当的电容,而不是依据负载的电压和功率.
  2 限流电容必须采用无极性电容,绝对不能采用电解电容.而且电容的耐压须在400V以上.最理想的电容为铁壳油浸电容.
  3 电容降压不能用于大功率条件,因为不安全.
  4 电容降压不适合动态负载条件.
  5 同样,电容降压不适合容性和感性负载.
  6 当需要直流工作时,尽量采用半波整流.不建议采用桥式整流.而且要满足恒定负载的条件.

电路一,

这一类的电路通常用于低成本取得非隔离的小电流电源。它的输出电压通常可在几伏到三几十伏,取决于所使用的齐纳稳压管。所能提供的电流大小正比于限流电容容量。采用半波整流时,每微法电容可得到电流(平均值)为:(国际标准单位)
  I(AV)=0.44*V/Zc=0.44*220*2*Pi*f*C
  =0.44*220*2*3.14*50*C=30000C
  =30000*0.000001=0.03A=30mA
  如果采用全波整流可得到双倍的电流(平均值)为:
  I(AV)=0.89*V/Zc=0.89*220*2*Pi*f*C
  =0.89*220*2*3.14*50*C=60000C
  =60000*0.000001=0.06A=60mA
  一般地,此类电路全波整流虽电流稍大,但是因为浮地,稳定性和安全性要比半波整流型更差,所以用的更少。
  使用这种电路时,需要注意以下事项:
  1、未和220V交流高压隔离,请注意安全,严防触电!
  2、限流电容须接于火线,耐压要足够大(大于400V),并加串防浪涌冲击兼保险电阻和并放电电阻。
  3、注意齐纳管功耗,严禁齐纳管断开运行。

电路二,

最简单的电容降压直流供电电路及其等效电路如图1,C1为降压电容,一般为0.33~3.3uF。假设C1=2uF,其容抗XCL=1/(2PI*fC1)=1592。由于整流管的导通电阻只有几欧姆,稳压管VS的动态电阻为10欧姆左右,限流电阻R1及负载电阻RL一般为100~200,而滤波电容一般为100uF~1000uF,其容抗非常小,可以忽略。若用R代表除C1以外所有元器件的等效电阻,可以画出图的交流等效电路。同时满足了XC1>R的条件,所以可以画出电压向量由于R甚小于XC1,R上的压降VR也远小于C1上的压降,所以VC1与电源电压V近似相等,即VC1=V。根据电工原理可知:整流后的直流电流平均值Id,与交流电平均值I的关系为Id=V/XC1。若C1以uF为单位,则Id为毫安单位,对于22V,50赫兹交流电来说,可得到Id=0.62C1。

  由此可以得出以下两个结论:(1)在使用电源变压器作整流电源时,当电路中各项参数确定以后,输出电压是恒定的,而输出电流Id则随负载增减而变化;(2)使用电容降压作整流电路时,由于Id=0.62C1,可以看出,Id与C1成正比,即C1确定以后,输出电流Id是恒定的,而输出直流电压却随负载电阻RL大小不同在一定范围内变化。RL越小输出电压越低,RL越大输出电压也越高。C1取值大小应根据负载电流来选择,比如负载电路需要9V工作电压,负载平均电流为75毫安,由于Id=0.62C1,可以算得C1=1.2uF。考虑到稳压管VD5的的损耗,C1可以取1.5uF,此时电源实际提供的电流为Id=93毫安。
  稳压管的稳压值应等于负载电路的工作电压,其稳定电流的选择也非常重要。由于电容降压电源提供的的是恒定电流,近似为恒流源,因此一般不怕负载短路,但是当负载完全开路时,R1及VD5回路中将通过全部的93毫安电流,所以VD5的最大稳定电流应该取100毫安为宜。由于RL与VD5并联,在保证RL取用75毫安工作电流的同时,尚有18毫安电流通过VD5,所以其最小稳定电流不得大于18毫安,否则将失去稳压作用。
  限流电阻取值不能太大,否则会增加电能损耗,同时也会增加C2的耐压要求。如果是R1=100欧姆,R1上的压降为9.3V,则损耗为0.86瓦,可以取100欧姆1瓦的电阻。
  滤波电容一般取100微法到1000微法,但要注意其耐亚的选择.前已述及,负载电压为9V,R1上的压降为9.3V,总降压为18.3V,考虑到留有一定的余量,因此C2耐压取25V以上为好。
  电路三,
  

  如图-1,C1 为降压电容器,D2 为半波整流二极管,D1 在市电的负半周时给C1 提供放电
  回路,D3 是稳压二极管R1 为关断电源后C1 的电荷泄放电阻。在实际应用时常常采用的是图-2的所示的电路。当需要向负载提供较大的电流时,可采用图-3 所示的桥式整流电路。整流后未经稳压的直流电压一般会高于30 伏,并且会随负载电流的变化发生很大的波动,这是因为此类电源内阻很大的缘故所致,故不适合大电流供电的应用场合。

器件选择
  1.电路设计时,应先测定负载电流的准确值,然后参考示例来选择降压电容器的容量。因为通过降压电容C1 向负载提供的电流Io,实际上是流过C1 的充放电电流Ic。C1 容量越大,容抗Xc 越小,则流经C1 的充、放电电流越大。当负载电流Io 小于C1 的充放电电流时,多余的电流就会流过稳压管,若稳压管的最大允许电流Idmax 小于Ic-Io 时易造成稳压管烧毁。

  2.为保证C1 可*工作,其耐压选择应大于两倍的电源电压。
  3.泄放电阻R1 的选择必须保证在要求的时间内泄放掉C1 上的电荷。

设计举例
  图-2 中,已知C1 为0.33μF,交流输入为220V/50Hz,求电路能供给负载的最大电流。
  C1 在电路中的容抗Xc 为:
  Xc=1 /(2 πf C)= 1/(2*3.14*50*0.33*10-6)= 9.65K
  流过电容器C1 的充电电流(Ic)为:
  Ic = U / Xc = 220 / 9.65 = 22mA。

  通常降压电容C1 的容量C 与负载电流Io 的关系可近似认为:C=14.5 I,其中C 的容量单位是μF,Io 的单位是A。
  电容降压式电源是一种非隔离电源,在应用上要特别注意隔离,防止触电。

  整流后未经稳压的直流电压一般会高于30伏,并且会随负载电流的变化发生很大的波动,这是因为此类电源内阻很大的缘故所致,故不适合大电流供电的应用场合.

  电容降压式电源是一种非隔离电源,在应用上要特别注意隔离,防止触电

  电容降压的工作原理并不复杂.他的工作原理是利用电容在一定的交流信号频率下产生的容抗来限制最大工作电流.例如,在50Hz的工频条件下,一个1uF的电容所产生的容抗约为3180欧姆.当220V的交流电压加在电容器的两端,则流过电容的最大电流约为70mA.虽然流过电容的电流有70mA,但在电容器上并不产生功耗,应为如果电容是一个理想电容,则流过电容的电流为虚部电流,它所作的功为无功功率.根据这个特点,我们如果在一个1uF的电容器上再串联一个阻性元件,则阻性元件两端所得到的电压和它所产生的功耗完全取决于这个阻性元件的特性.例如,我们将一个110V/8W的灯泡与一个1uF的电容串联,在接到220V/50Hz的交流电压上,灯泡被点亮,发出正常的亮度而不会被烧毁.因为110V/8W的灯泡所需的电流为8W/110V=72mA,它与1uF电容所产生的限流特性相吻合.同理,我们也可以将5W/65V的灯泡与1uF电容串联接到220V/50Hz的交流电上,灯泡同样会被点亮,而不会被烧毁.因为5W/65V的灯泡的工作电流也约为70mA.因此,电容降压实际上是利用容抗限流.而电容器实际上起到一个限制电流和动态分配电容器和负载两端电压的角色.

围观 15

页面