传输线

在高速PCB设计过程中，由于存在传输线效应，会导致一些一些信号完整性的问题，如何应对呢？这里有四点分享给大家：

1. 严格控制关键网线的走线长度

如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。
解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。

2. 合理规划走线的拓扑结构

解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。

通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。

一位头条朋友说：非常喜欢您的文章，每个都看点赞。上个文章也说了阻抗匹配，这个文章也说了，可是我还是不懂，阻抗不匹配为何会反冲过冲这些。平常只知道电池给负载，无论负载多大，电源都供电，这里面有没有什么阻抗匹配。需要理解一下什么是过冲。

问：为什么会出现过冲。

答：无论什么电路，连接线长和负载比起来短很多时，信号不会出现反射，信号不会出现过冲。同样无论什么电路，连接线长和负载比起来长很多时，信号会出现反射，信号叠加便要考虑信号不会出现过冲。这也是，高频高速电路几厘米传输时都要考虑阻抗匹配的问题。

问：问什么阻抗不匹配，信号会反射，造成信号叠加出现过冲的呢？

答：......

1、我们来说一下，为什么要阻抗匹配

我梦中的信号通道是无损传输线，有一天它会身披光滑铜箔，脚踏“无损”板材来搭救我的高速信号。梦想很丰满，现实却很骨感，“无损”板材和表面粗糙度为零的绝对光滑铜箔在工程应用中并不存在，所以，残酷的现实是“损耗易把能量抛，缓了边沿，降了眼高”。

信号在传播过程中的能量损失不可避免，传输线损耗产生的原因有以下几种：导体损耗，导线的电阻在交流情况下随频率变化，随着频率升高，电流由于趋肤效应集中在导体表面，受到的阻抗增大，同时，铜箔表面的粗糙度也会加剧导体损耗；介质损耗，源于介质的极化，交流电场使介质中电偶极子极化方向不断变化，消耗能量；耦合到邻近走线，主要指串扰，造成信号自身衰减的同时对邻近信号带来干扰；阻抗不连续，反射也会导致传输的信号损失部分能量；对外辐射，辐射引起的信号衰减相对较小，但是会带来EMI问题。其中，介质损耗和导体损耗是传输线上信号衰减的根本原因，也是本文介绍的重点。