【M博士问答】FPGA设计中如何实现同步时序电路的延时?

1 post / 0 new
cathy
cathy的头像
【M博士问答】FPGA设计中如何实现同步时序电路的延时?

【M博士解答】:

首先说说异步电路的延时实现:异步电路一半是通过加buffer、两级与非门等来实现延时(我还没用过所以也不是很清楚),但这是不适合同步电路实现延时的。在同步电路中,对于比较大的和特殊要求的延时,一半通过高速时钟产生计数器,通过计数器来控制延时;对于比较小的延时,可以通过触发器打一拍,不过这样只能延迟一个时钟周期。