

---

---

## 第 36 章 可配置逻辑单元

---

---

### 目录

本章包括下列主题：

36.1 简介 .....	36-2
36.2 寄存器 .....	36-5
36.3 CLC 设置.....	36-12
36.4 输入提供.....	36-13
36.5 输出.....	36-15
36.6 应用逻辑.....	36-15
36.7 CLC 中断.....	36-15
36.8 休眠模式下的操作 .....	36-16
36.9 空闲模式下的操作 .....	36-16
36.10 复位.....	36-16
36.11 相关应用笔记 .....	36-17
36.12 版本历史.....	36-18

**注：** 本系列参考手册章节旨在用作对器件数据手册的补充。本手册章节可能并不适用于所有 PIC32 器件，具体取决于型号。

请参见最新器件数据手册中“可配置逻辑单元 (CLC)”章节开头部分的注，以检查本文档是否支持您所使用的器件。

器件数据手册和系列参考手册章节可从 Microchip 网站下载 <http://www.microchip.com>。

## 36.1 简介

可配置逻辑单元 (Configurable Logic Cell, CLC) 模块允许用户将一些信号的组合指定为逻辑功能的输入，并使用逻辑输出来控制其他外设或 I/O 引脚。由于 CLC 模块的操作不受软件执行限制，因此在嵌入式设计中提供了更大的灵活性和可能性，并且支持大量输出设计。

4 个独立输入提供门中的每个门都可以对应用定义的输入执行简单功能，以生成逻辑功能输入。典型的输入选择配置 (如图 36-1 所示) 将从 32 个信号的信号池中选择 4 个输入。

图 36-1: 可配置逻辑单元




图 36-2: 逻辑功能组合选项










<p style="text-align: center;"><b>AND - OR</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 000</p>	<p style="text-align: center;"><b>OR - XOR</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 001</p>
<p style="text-align: center;"><b>4 输入 AND</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 010</p>	<p style="text-align: center;"><b>S-R 锁存器</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 011</p>
<p style="text-align: center;"><b>带置 1 和复位功能的 1 输入 D 触发器</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 100</p>	<p style="text-align: center;"><b>带复位功能的 2 输入 D 触发器</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 101</p>
<p style="text-align: center;"><b>带复位功能的 J-K 触发器</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 110</p>	<p style="text-align: center;"><b>带置 1 和复位功能的 1 输入透明锁存器</b></p>  <p style="text-align: center;">MODE&lt;2:0&gt; = 111</p>

图 36-3: CLC 输入源选择图



## 36.2 寄存器

CLC 模块由以下寄存器控制：

- CLCxCON
- CLCxSEL
- CLCxGLS

CLCx 控制寄存器（CLCxCON）用于使能模块和允许中断、控制输出使能位、选择输出极性和选择逻辑功能。此外，CLCx 控制寄存器不仅允许用户控制单元输出的逻辑极性，而且允许控制一些中间变量的逻辑极性。

CLCx 输入多路开关选择寄存器（CLCxSEL）允许用户为图 36-3 中虚线内所示的 4 个数据选择多路开关中的每个多路开关从 8 个输入信号中选择一个。4 个数据选择多路开关中每个多路开关的输出都连接到通过 MODE<2:0> 位（CLCxCON<2:0>）选择的逻辑功能的输入，请参见图 36-2。

CLCx 源使能寄存器（CLCxGLS）允许用户基于通过 CLCxSEL 配置的 4 个输入数据源构造任意 4 个变量布尔表达式。对于 4 个信号中的每个信号（通过 CLCx 输入多路开关选择寄存器 CLCxSEL 选择），真值和补码值都可供图 36-3 中的数据门中所示的积和电路使用。

表 36-1 简要汇总了所有与 CLC 模块相关的寄存器。该汇总表之后列出了相应的寄存器，并且每个寄存器均附有详细的说明。

表 36-1： 可配置逻辑单元 SFR 汇总

名称	位范围	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
CLCxCON	31:24	—	—	—	—	—	—	—	—
	23:16	—	—	—	—	G4POL	G3POL	G2POL	G1POL
	15:8	ON	—	—	—	INTP	INTN	—	—
	7:0	LCOE	LCOUT	LCPOL	—	—	MODE<2:0>		
CLCxSEL	31:24	—	—	—	—	—	—	—	—
	23:16	—	—	—	—	—	—	—	—
	15:8	—	DS4<2:0>			—	DS3<2:0>		
	7:0	—	DS2<2:0>			—	DS1<2:0>		
CLCxGLS	31:24	G4D4T	G4D4N	G4D3T	G4D3N	G4D2T	G4D2N	G4D1T	G4D1N
	23:16	G3D4T	G3D4N	G3D3T	G3D3N	G3D2T	G3D2N	G3D1T	G3D1N
	15:8	G2D4T	G2D4N	G2D3T	G2D3N	G2D2T	G2D2N	G2D1T	G2D1N
	7:0	G1D4T	G1D4N	G1D3T	G1D3N	G1D2T	G1D2N	G1D1T	G1D1N

寄存器 36-1: CLCxCON: 可配置逻辑单元 x 控制寄存器

位范围	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
31:24	U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
	—	—	—	—	—	—	—	—
23:16	U-0	U-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0
	—	—	—	—	G4POL	G3POL	G2POL	G1POL
15:8	R/W-0	U-0	U-0	U-0	R/W-0	R/W-0	U-0	U-0
	ON	—	—	—	INTP	INTN	—	—
7:0	R-0	R-0	R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0
	LCOE	LCOUT	LCPOL	—	—	MODE<2:0>		

**图注:**

R = 可读位                      W = 可写位                      U = 未实现位, 读为 0  
 -n = POR 时的值                1 = 置 1                              0 = 清零                              x = 未知

bit 31-20 **未实现:** 读为 0

bit 19 **G4POL:** 门 4 极性控制位  
 1 = 门 4 逻辑的输出在施加到逻辑单元时反相  
 0 = 门 4 逻辑的输出同相

bit 18 **G3POL:** 门 3 极性控制位  
 1 = 门 3 逻辑的输出在施加到逻辑单元时反相  
 0 = 门 3 逻辑的输出同相

bit 17 **G2POL:** 门 2 极性控制位  
 1 = 门 2 逻辑的输出在施加到逻辑单元时反相  
 0 = 门 2 逻辑的输出同相

bit 16 **G1POL:** 门 1 极性控制位  
 1 = 门 1 逻辑的输出在施加到逻辑单元时反相  
 0 = 门 1 逻辑的输出同相

bit 15 **ON:** 可配置逻辑单元使能位  
 1 = 使能可配置逻辑单元, 并混合输入信号  
 0 = 禁止可配置逻辑单元, 并输出逻辑 0

bit 14-12 **未实现:** 读为 0

bit 11 **INTP:** 可配置逻辑单元上升边沿中断允许位  
 1 = 当 LCOUT 上出现上升沿时, 将产生中断  
 0 = 不产生中断

bit 10 **INTN:** 可配置逻辑单元下降边沿中断允许位  
 1 = 当 LCOUT 上出现下降沿时, 将产生中断  
 0 = 不产生中断

bit 9-8 **未实现:** 读为 0

bit 7 **LCOE:** 可配置逻辑单元端口使能位  
 1 = 使能可配置逻辑单元端口引脚输出  
 0 = 禁止可配置逻辑单元端口引脚输出

bit 6 **LCOUT:** 可配置逻辑单元数据输出状态位  
 1 = 可配置逻辑单元输出高电平  
 0 = 可配置逻辑单元输出低电平

bit 5 **LCPOL:** 可配置逻辑单元输出极性控制位  
 1 = 模块的输出反相  
 0 = 模块的输出同相

**寄存器 36-1: CLCxCON: 可配置逻辑单元 x 控制寄存器 (续)**

- bit 4-3 **未实现:** 读为 0
- bit 2-0 **MODE<2:0>:** 可配置逻辑单元模式位
- 111 = 单元是带置 1 和复位功能的 1 输入透明锁存器
  - 110 = 单元是带复位功能的 J-K 触发器
  - 101 = 单元是带复位功能的 2 输入 D 触发器
  - 100 = 单元是带置 1 和复位功能的 1 输入 D 触发器
  - 011 = 单元是 SR 锁存器
  - 010 = 单元是 4 输入 AND 逻辑
  - 001 = 单元是 OR-XOR
  - 000 = 单元是 AND-OR

寄存器 36-2: CLCxSEL: 可配置逻辑单元 x 输入多路开关选择寄存器

位范围	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
31:24	U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
	—	—	—	—	—	—	—	—
23:16	U-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
	—	—	—	—	—	—	—	—
15:8	U-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0
	—	DS4<2:0>			—	DS3<2:0>		
7:0	U-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0
	—	DS2<2:0>			—	DS1<2:0>		

**图注:**

R = 可读位                      W = 可写位                      U = 未实现位, 读为 0  
 -n = POR 时的值                1 = 置 1                              0 = 清零                              x = 未知

bit 31-15 **未实现:** 读为 0

bit 14-12 **DS4<2:0>:** 数据选择多路开关 4 信号选择位  
 xxx = 特定于器件; 关于多路开关 4 的门选择映射, 请参见器件数据手册

bit 11 **未实现:** 读为 0

bit 10-8 **DS3<2:0>:** 数据选择多路开关 3 信号选择位  
 xxx = 特定于器件; 关于多路开关 3 的门选择映射, 请参见器件数据手册

bit 7 **未实现:** 读为 0

bit 6-4 **DS2<2:0>:** 数据选择多路开关 2 信号选择位  
 xxx = 特定于器件; 关于多路开关 2 的门选择映射, 请参见器件数据手册

bit 3 **未实现:** 读为 0

bit 2-0 **DS1<2:0>:** 数据选择多路开关 1 信号选择位  
 xxx = 特定于器件; 关于多路开关 1 的门选择映射, 请参见器件数据手册



寄存器 36-3: CLCxGLS: 可配置逻辑单元 x 源使能寄存器

位范围	Bit 31/23/15/7	Bit 30/22/14/6	Bit 29/21/13/5	Bit 28/20/12/4	Bit 27/19/11/3	Bit 26/18/10/2	Bit 25/17/9/1	Bit 24/16/8/0
31:24	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	G4D4T	G4D4N	G4D3T	G4D3N	G4D2T	G4D2N	G4D1T	G4D1N
23:16	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	G3D4T	G3D4N	G3D3T	G3D3N	G3D2T	G3D2N	G3D1T	G3D1N
15:8	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	G2D4T	G2D4N	G2D3T	G2D3N	G2D2T	G2D2N	G2D1T	G2D1N
7:0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	G1D4T	G1D4N	G1D3T	G1D3N	G1D2T	G1D2N	G1D1T	G1D1N

## 图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

- bit 31    **G4D4T:** 门 4 数据 4 真值使能位  
1 = 对于门 4 使能数据 4 (同相) 信号  
0 = 对于门 4 禁止数据 4 (同相) 信号
- bit 30    **G4D4N:** 门 4 数据 4 取反使能位  
1 = 对于门 4 使能数据 4 (反相) 信号  
0 = 对于门 4 禁止数据 4 (反相) 信号
- bit 29    **G4D3T:** 门 4 数据 3 真值使能位  
1 = 对于门 4 使能数据 3 (同相) 信号  
0 = 对于门 4 禁止数据 3 (同相) 信号
- bit 28    **G4D3N:** 门 4 数据 3 取反使能位  
1 = 对于门 4 使能数据 3 (反相) 信号  
0 = 对于门 4 禁止数据 3 (反相) 信号
- bit 27    **G4D2T:** 门 4 数据 2 真值使能位  
1 = 对于门 4 使能数据 2 (同相) 信号  
0 = 对于门 4 禁止数据 2 (同相) 信号
- bit 26    **G4D2N:** 门 4 数据 2 取反使能位  
1 = 对于门 4 使能数据 2 (反相) 信号  
0 = 对于门 4 禁止数据 2 (反相) 信号
- bit 25    **G4D1T:** 门 4 数据 1 真值使能位  
1 = 对于门 4 使能数据 1 (同相) 信号  
0 = 对于门 4 禁止数据 1 (同相) 信号
- bit 24    **G4D1N:** 门 4 数据 1 取反使能位  
1 = 对于门 4 使能数据 1 (反相) 信号  
0 = 对于门 4 禁止数据 1 (反相) 信号
- bit 23    **G3D4T:** 门 3 数据 4 真值使能位  
1 = 对于门 3 使能数据 4 (同相) 信号  
0 = 对于门 3 禁止数据 4 (同相) 信号
- bit 22    **G3D4N:** 门 3 数据 4 取反使能位  
1 = 对于门 3 使能数据 4 (反相) 信号  
0 = 对于门 3 禁止数据 4 (反相) 信号
- bit 21    **G3D3T:** 门 3 数据 3 真值使能位  
1 = 对于门 3 使能数据 3 (同相) 信号  
0 = 对于门 3 禁止数据 3 (同相) 信号

## 寄存器 36-3: CLCxGLS: 可配置逻辑单元 x 源使能寄存器 (续)

bit 20	<b>G3D3N:</b> 门 3 数据 3 取反使能位 1 = 对于门 3 使能数据 3 (反相) 信号 0 = 对于门 3 禁止数据 3 (反相) 信号
bit 19	<b>G3D2T:</b> 门 3 数据 2 真值使能位 1 = 对于门 3 使能数据 2 (同相) 信号 0 = 对于门 3 禁止数据 2 (同相) 信号
bit 18	<b>G3D2N:</b> 门 3 数据 2 取反使能位 1 = 对于门 3 使能数据 2 (反相) 信号 0 = 对于门 3 禁止数据 2 (反相) 信号
bit 17	<b>G3D1T:</b> 门 3 数据 1 真值使能位 1 = 对于门 3 使能数据 1 (同相) 信号 0 = 对于门 3 禁止数据 1 (同相) 信号
bit 16	<b>G3D1N:</b> 门 3 数据 1 取反使能位 1 = 对于门 3 使能数据 1 (反相) 信号 0 = 对于门 3 禁止数据 1 (反相) 信号
bit 15	<b>G2D4T:</b> 门 2 数据 4 真值使能位 1 = 对于门 2 使能数据 4 (同相) 信号 0 = 对于门 2 禁止数据 4 (同相) 信号
bit 14	<b>G2D4N:</b> 门 2 数据 4 取反使能位 1 = 对于门 2 使能数据 4 (反相) 信号 0 = 对于门 2 禁止数据 4 (反相) 信号
bit 13	<b>G2D3T:</b> 门 2 数据 3 真值使能位 1 = 对于门 2 使能数据 3 (同相) 信号 0 = 对于门 2 禁止数据 3 (同相) 信号
bit 12	<b>G2D3N:</b> 门 2 数据 3 取反使能位 1 = 对于门 2 使能数据 3 (反相) 信号 0 = 对于门 2 禁止数据 3 (反相) 信号
bit 11	<b>G2D2T:</b> 门 2 数据 2 真值使能位 1 = 对于门 2 使能数据 2 (同相) 信号 0 = 对于门 2 禁止数据 2 (同相) 信号
bit 10	<b>G2D2N:</b> 门 2 数据 2 取反使能位 1 = 对于门 2 使能数据 2 (反相) 信号 0 = 对于门 2 禁止数据 2 (反相) 信号
bit 9	<b>G2D1T:</b> 门 2 数据 1 真值使能位 1 = 对于门 2 使能数据 1 (同相) 信号 0 = 对于门 2 禁止数据 1 (同相) 信号
bit 8	<b>G2D1N:</b> 门 2 数据 1 取反使能位 1 = 对于门 2 使能数据 1 (反相) 信号 0 = 对于门 2 禁止数据 1 (反相) 信号
bit 7	<b>G1D4T:</b> 门 1 数据 4 真值使能位 1 = 对于门 1 使能数据 4 (同相) 信号 0 = 对于门 1 禁止数据 4 (同相) 信号
bit 6	<b>G1D4N:</b> 门 1 数据 4 取反使能位 1 = 对于门 1 使能数据 4 (反相) 信号 0 = 对于门 1 禁止数据 4 (反相) 信号
bit 5	<b>G1D3T:</b> 门 1 数据 3 真值使能位 1 = 对于门 1 使能数据 3 (同相) 信号 0 = 对于门 1 禁止数据 3 (同相) 信号
bit 4	<b>G1D3N:</b> 门 1 数据 3 取反使能位 1 = 对于门 1 使能数据 3 (反相) 信号 0 = 对于门 1 禁止数据 3 (反相) 信号

## 寄存器 36-3: CLCxGLS: 可配置逻辑单元 x 源使能寄存器 (续)

bit 3	<b>G1D2T:</b> 门 1 数据 2 真值使能位 1 = 对于门 1 使能数据 2 (同相) 信号 0 = 对于门 1 禁止数据 2 (同相) 信号
bit 2	<b>G1D2N:</b> 门 1 数据 2 取反使能位 1 = 对于门 1 使能数据 2 (反相) 信号 0 = 对于门 1 禁止数据 2 (反相) 信号
bit 1	<b>G1D1T:</b> 门 1 数据 1 真值使能位 1 = 对于门 1 使能数据 1 (同相) 信号 0 = 对于门 1 禁止数据 1 (同相) 信号
bit 0	<b>G1D1N:</b> 门 1 数据 1 取反使能位 1 = 对于门 1 使能数据 1 (反相) 信号 0 = 对于门 1 禁止数据 1 (反相) 信号

## 36.3 CLC 设置

CLCxCON 可配置 CLC 的整体操作。要使 CLC 工作，必须将 ON 位置 1。在 ON 清零时，可以设定所有寄存器。GxPOL 位可配置数据选择多路开关输出的极性。LCOUE 位为只读位，它会反映逻辑单元输出的状态。通过将 INTP 或 INTN 置 1，可在 LCOUE 的上升边沿或下降边沿触发 CLC 中断。只有 ON 和 LCOUE 位均置 1 时，该模块才能控制 CLCxOUT 引脚（只有 I/O 引脚配置为数字输出时，才会送出 CLCxOUT 信号，并且是否送出该信号还取决于更高优先级的外设）。当 LCOUE = 1 时，逻辑单元输出驱动至 I/O 引脚。当置 1 时，CLC 会请求控制某个 I/O 引脚。当清零时，逻辑单元输出将保留在单片机内部。

MODE<2:0> 位用于设置逻辑单元的功能行为。有 8 个可用的逻辑单元，如图 36-2 中所示。当 MODE<2:0> 位发生更改时，如果 LE、R 或 S 不强制产生更改，锁存器和触发器逻辑单元的值将保持不变。

3 个状态选项将“门 1”定义为上升沿时钟，具有 D 和 J-K 触发器的传统含义。第 4 个状态选项 (MODE<2:0> = 111) 为透明锁存器；当 LE 为 True 时，Q 跟随 D 变化；当 LE 为 False 时，Q 保持状态。对于同时具有 S（置 1）和 R（复位）输入的选项，当 S 或 R 为逻辑 1 时，输出将随时钟异步变化；R 将优先。组合 RS 锁存器 (MODE<2:0> = 011) 的 R 和 S 输入不会影响状态寄存器的值 (1xx)。对于绘制时 S 输入未连接的选项，S 将保持为无效状态。

CLC 模块输出的最终极性由 LCPOL 控制。当 LCPOL = 1 时，输出为反相，当 LCPOL = 0 时，输出为同相。GxPOL 位用于控制逻辑功能输入的极性。

CLCxSEL（寄存器 36-2）寄存器控制哪些输入信号送至图 36-3 的输入总线。真值 (T) 和取反 (N) 值都会在数据总线上提供。CLCxGLS 寄存器用于选择将数据总线上的哪些信号施加到输入或门。真值和取反输入单独进行使能；建议不要同时使能两者。关于示例 CLC 配置代码，请参见例 36-1。

### 例 36-1: 示例 CLC 配置代码

```

ANSELBbits.ANSB15 = 0;    // configure pins used for CLC input as digital pins
ANSELBbits.ANSB14 = 0;
ANSELBbits.ANSB13 = 0;
ANSELBbits.ANSB12 = 0;

CLC1CONbits.G4POL= 0;    // CLC gate outputs non-inverting
CLC1CONbits.G3POL= 0;
CLC1CONbits.G2POL= 0;
CLC1CONbits.G1POL= 0;

CLC1SELbits.DS4 = 3;    // Data4 input is SDI1 pin
CLC1SELbits.DS3 = 4;    // Data3 input is U1RX pin
CLC1SELbits.DS2 = 0;    // Data2 input is CLC1B
CLC1SELbits.DS1 = 0;    // Data1 input CLC1A

CLC1GLS = 0x80200802;    // G4D4, G3D3, G2D2, G1D1 selected

CLC1CONbits.MODE = 2;    // AND operation

CLC1CONbits.LCPOL = 0;    // non-inverting output

CLC1CONbits.LCOE = 1;    // CLC output enabled
CLC1CONbits.ON = 1;    // enable CLC

RPINR12bits.CLCINBR = 13; // map CLCA input to RP11
RPINR12bits.CLCINAR = 12; // map CLCB input to RP12

RPOR4bits.RP18R = 8;    // map CLC output to RP17
    
```

**注：** 该示例用于 PIC32MMXXXGPL028 器件。CLC 输入选择、模拟选择和 PPS 配置可能会因不同的器件系列和封装而有所不同。

## 36.4 输入提供

CLC 中的每个逻辑单元可接受 4 个输入，每个输入均来自 4 个数据门之一。每个数据门都连接到 8 个输入源。数据门允许在每个输入源的反相或同相极性之间进行选择。可供 CLC 使用的输入源会因器件而异。关于可用选项，请参见具体器件的数据手册。

### 36.4.1 源多路开关

该模块具有 4 个输入源多路开关。多路开关输入通过设置 CLCxSEL 寄存器中的控制位进行选择，以定义通过 4 个数据选择多路开关中的每个多路开关选择的数据源。4 个数据选择多路开关的每个多路开关都送至 4 个逻辑功能输入门之一，如图 36-2 所示。该模块具有基于每个输入源多路开关的输出构造的内部数据总线（见图 36-3）。数据总线同时具有每个选定输入源的真值（T）和取反（N）版本。因此，内部数据总线上最多具有 8 个信号可连接到逻辑功能的输入门。

### 36.4.2 逻辑输入门

4 个逻辑输入门用于将来自数据选择多路开关的输入源转送至 4 个逻辑功能输入。每个输入源信号的真值和取反形式都可供每个逻辑门使用。输入信号源使用 CLCxGLS 寄存器来进行使能，供每个逻辑功能输入使用。最多可以使能 8 个信号，供每个逻辑功能输入使用。对于 4 个逻辑功能输入中的每个输入，可以使能 8 个信号源中任意数量的信号源。每个逻辑门均提供输入信号进行逻辑或（OR）运算获得的结果。选定（真值或取反）信号通过逻辑或运算来构成门输出数据。逻辑 NAND 通过使用 GxPOL 位更改输出极性而获得。如果需要逻辑与（AND），可以根据 DeMorgan 法则，选择取反输入并反转输出极性。如果所有输入均取反，并施加到 NOR 逻辑，结果将与 AND 运算完全相同。写为代数形式：

$$C = A \text{ AND } B$$

等同于：

$$C = \text{NOT}(\text{NOT}(A) \text{ OR } \text{NOT}(B))$$

表 36-2 总结了可以通过使用门控制位获得的基本功能。该表显示的是使用全部 4 个输入多路开关源的情形，但输入门可以配置为使用较少的源。如果未选择任何输入（CLCxGLS = 0），则输出将为 0 或 1，具体取决于 GxPOL 位。

表 36-2: 所需逻辑操作<sup>(1)</sup>

工作原理	CLCxGLS	G1POL	G2POL	G3POL	G4POL	LCPOL	模式	G1	G2	G3	G4
AND (D1, D2, D3, D4)	0x80200802	0	0	0	0	0	0x2	D1 &	D2 &	D3 &	D4
NAND (D1, D2, D3, D4)	0x80200802	0	0	0	0	1	0x2	!( D1 & D2 & D3 & D4 )			
OR (D1, D2, D3, D4)	0xAA000000	1	1	1	0	0	0x2	1 &	1 &	1 &	(D4   D3   D2   D1)
NOR (D1, D2, D3, D4)	0xAA000000	1	1	1	0	1	0x2	!( 1 & 1 & 1 & (D4   D3   D2   D1) )			
XOR (D1, D4)	0x80000002	0	1	1	0	0	0x1	(D1 & 1) ^	(1 &	D4)	
1	0x00000000	1	1	1	1	0	0x2	1 &	1 &	1 &	1
0	0x00000000	0	0	0	0	0	0x2	0 &	0 &	0 &	0

注 1: 关于门输出的更多信息，请参见图 36-3。

用户可以（但建议不要）同时选择同一输入的真值和取反值。如果这么做，则无论其他输入如何，门的输出都将为 1（1 = D OR NOT(D)），但可能会出现逻辑故障（瞬态电流引起的脉冲）。如果某个门的输出必须为 0 或 1，则建议的方法是将 CLCxGLS 中与该门相关的所有位均设置为 0，并使用门极性位 GxPOL 来设置所需的电平。

## 36.4.3 逻辑功能

有 8 种可用的逻辑功能，包括：

- AND-OR
- OR-XOR
- AND
- S-R 锁存器
- 带置 1 和复位功能的 D 触发器
- 带复位功能的 D 触发器
- 带复位功能的 J-K 触发器
- 带置 1 和复位功能的透明锁存器

这些逻辑功能如[图 36-2](#)所示。每种逻辑功能具有 4 个输入和 1 个输出。4 个输入是上一级的 4 个数据门输出。输出送到反相级，接着送到其他外设、输出引脚，然后回到 CLC。

## 36.4.4 软件输入

逻辑功能的门数据输入可由软件直接控制，方法是将与逻辑门相关联的所有 CLCxGLS 位均设置为 0，并写入相应的 GxPOL 位（见[表 36-2](#)）。门输出将等于 GxPOL 位的值。

## 36.5 输出

LCOUT 是逻辑单元输出，并送至 I/O 端口引脚或器件内的其他模块。在所有情况下，信号值均在 LCPOL 反相器之后获取。要在某个 I/O 引脚上观察该输出，用户需要将 LCOE 置 1。

## 36.6 应用逻辑

CLC 同时提供了组合（见图 36-2）和状态（见图 36-3）逻辑功能选项。输入门的输出将应用到逻辑功能。如果  $CLCxGLS = 0x00$ ，当  $GxPOL$  位清零时，功能将接收到逻辑 0，当  $GxPOL$  位置 1 时，将接收到逻辑 1。

### 36.6.1 组合逻辑

组合功能（如图 36-2 所示）基于输入门的 AND/OR 逻辑进行构造。4 输入 AND 逻辑可以提供 OR 逻辑功能，方法是根据 DeMorgan 法则对输入和输出进行反相。对 XOR 逻辑的输出进行反相等效于对其中一个输入（但不是同时对两个输入）进行反相。

当 ON 清零时，SR 功能 ( $MODE<2:0> = 011$ ) 不会受影响，对于状态逻辑寄存器也是如此。锁存器为复位优先型，这意味着复位 (S) 信号优先于可能存在的任何置 1 信号。

### 36.6.2 状态逻辑

图 36-3 的状态功能同时包含了带异步置 1 (S) 和复位 (R) 功能的 D 和 J-K 触发器。输入门 1 提供上升沿时钟。如果需要下降沿时钟，可以在门逻辑 ( $G1POL$ ) 中对门 1 进行反相。输入门 2（有时还有门 4）向寄存器或锁存器输入提供数据。在透明锁存器模式 ( $MODE<2:0> = 111$ ) 下工作时，如果 LE 为高电平，则输出 Q 跟随 D 变化，如果 LE 为低电平，则保持状态。

各种模式可能共用也可能不共用状态存储器，切换模式可能会也可能不会改变状态变量的状态。对于所有模式，寄存器均为复位优先。

## 36.7 CLC 中断

CLC 模块可以允许两种类型的中断：上升沿中断事件和下降沿中断事件。这些事件分别通过 INTP 和 INTN 控制位使能。

出现其中任何有效中断时都会将 CLC 中断标志 CLCIF 置 1。使能该模块 ( $ON = 1$ ) 时，如果在  $INTP = 1$  时出现上升沿输出或在  $INTN = 1$  时出现下降沿事件，将发生这种情况。

如果 CLC 逻辑的初始输出状态为 1 且  $INTP = 1$ ，将在 ON 置 1 时产生中断。同样，如果 CLC 的初始输出状态为 0 且  $INTN = 1$ ，也将产生中断。这些条件必须在软件中进行检测并清除。类似地，如果在使能 CLC 模块时 INTP 或 INTN 置 1，则可能会产生假中断。

用户应确保清除在 CLC 模块初始化过程中可能出现的任何假中断事件。

如果 CLC 中断允许位 CLCIE 清零，则不会产生中断。但是，如果出现中断条件，CLCIF 位仍会置 1。用户可通过清零 CLCIF 在中断服务程序 (Interrupt Service Routine, ISR) 中清除该中断。请参见《PIC32 系列参考手册》第 8 章“中断” (DS60001108) 以获取更多信息。

## 36.8 休眠模式下的操作

CLC 模块不会受休眠模式影响，因为它不依赖于系统时钟源工作。但是，一些输入源在休眠期间可能会被禁止，所以功能可能受限。如果时钟源继续工作，模块也将继续工作。更多信息，请参见具体器件的数据手册。

## 36.9 空闲模式下的操作

CLC 模块不会受空闲模式影响，因为它不依赖于系统时钟源工作。但是，一些输入源在空闲期间可能会被禁止，所以功能可能受限。如果时钟源继续工作，模块也将继续工作。更多信息，请参见具体器件的数据手册。

## 36.10 复位

向 ON 位写入 0 时，所有状态逻辑功能的输出将复位为 0。系统复位会将 CLCxCON、CLCxSEL 和 CLCxGLS 寄存器恢复为默认状态并禁止该模块。

执行器件复位会将模块寄存器中的所有位恢复为默认状态。在复位之后，所有逻辑功能的输出为 0；这同时包括锁存器和触发器功能。当器件复位置为有效（ON = 0）时，状态逻辑将复位，逻辑功能的输出将强制为低电平。



### 36.11 相关应用笔记

本节列出了与手册本章内容相关的应用笔记。这些应用笔记可能并不是专为 PIC32 器件系列而编写的，但其概念是相近的，通过适当修改并受到一定限制即可使用。

当前与可配置逻辑单元模块相关的应用笔记有：

**标题**

**应用笔记编号**

目前没有相关的应用笔记。

## 36.12 版本历史

### 版本 A（2015 年 8 月）

这是本文档的初始版本。

---

---

请注意以下有关 Microchip 器件代码保护功能的要点：

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信：在正常使用的情况下，Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。

代码保护功能处于持续发展中。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下，能访问您的软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。

---

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分，因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利，它们可能由更新之信息所替代。确保应用符合技术规范，是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保，包括但不限于针对其使用情况、质量、性能、适用性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和 / 或生命安全应用，一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障 Microchip 免于承担法律责任，并加以赔偿。除非另外声明，在 Microchip 知识产权保护下，不得暗或以其他方式转让任何许可证。

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2009 认证。Microchip 的 PIC® MCU 与 dsPIC® DSC、KEELOQ® 跳码器件、串行 EEPROM、单片机外设、非易失性存储器 and 模拟产品严格遵守公司的质量体系流程。此外，Microchip 在开发系统的设计和和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

**QUALITY MANAGEMENT SYSTEM**  
**CERTIFIED BY DNV**  
**== ISO/TS 16949 ==**

## 商标

Microchip 的名称和徽标组合、Microchip 徽标、AnyRate、AVR、AVR 徽标、AVR Freaks、BeaconThings、BitCloud、CryptoMemory、CryptoRF、dsPIC、FlashFlex、flexPWR、Heldo、JukeBlox、KEELOQ、KEELOQ 徽标、Kleer、LANCheck、LINK MD、maXStylus、maXTouch、MediaLB、megaAVR、MOST、MOST 徽标、MPLAB、OptoLyzer、PIC、picoPower、PICSTART、PIC32 徽标、Prochip Designer、QTouch、RightTouch、SAM-BA、SpyNIC、SST、SST 徽标、SuperFlash、tinyAVR、UNI/O 及 XMEGA 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

ClockWorks、The Embedded Control Solutions Company、EtherSynch、Hyper Speed Control、HyperLight Load、IntelliMOS、mTouch、Precision Edge 和 Quiet-Wire 均为 Microchip Technology Inc. 在美国的注册商标。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、BodyCom、chipKIT、chipKIT 徽标、CodeGuard、CryptoAuthentication、CryptoCompanion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、EtherGREEN、In-Circuit Serial Programming、ICSP、Inter-Chip Connectivity、JitterBlocker、KleerNet、KleerNet 徽标、Mindi、MiWi、motorBench、MPASM、MPF、MPLAB Certified 徽标、MPLIB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PureSilicon、QMatrix、RightTouch 徽标、REAL ICE、Ripple Blocker、SAM-ICE、Serial Quad I/O、SMART-I.S.、SQI、SuperSwitcher、SuperSwitcher II、Total Endurance、TSHARC、USBCheck、VariSense、ViewSpan、WiperLock、Wireless DNA 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 为 Microchip Technology Inc. 在美国的服务标记。

Silicon Storage Technology 为 Microchip Technology Inc. 在除美国外的国家或地区的注册商标。

GestIC 为 Microchip Technology Inc. 的子公司 Microchip Technology Germany II GmbH & Co. & KG 在除美国外的国家或地区的注册商标。

在此提及的所有其他商标均为各持有公司所有。

© 2017, Microchip Technology Inc. 版权所有。

ISBN: 978-1-5224-2377-5



## 全球销售及及服务网点

### 美洲

公司总部 **Corporate Office**  
2355 West Chandler Blvd.  
Chandler, AZ 85224-6199  
Tel: 1-480-792-7200  
Fax: 1-480-792-7277

技术支持:  
<http://www.microchip.com/support>

网址: [www.microchip.com](http://www.microchip.com)

**亚特兰大 Atlanta**  
Duluth, GA  
Tel: 1-678-957-9614  
Fax: 1-678-957-1455

**奥斯汀 Austin, TX**  
Tel: 1-512-257-3370

**波士顿 Boston**  
Westborough, MA  
Tel: 1-774-760-0087  
Fax: 1-774-760-0088

**芝加哥 Chicago**  
Itasca, IL  
Tel: 1-630-285-0071  
Fax: 1-630-285-0075

**达拉斯 Dallas**  
Addison, TX  
Tel: 1-972-818-7423  
Fax: 1-972-818-2924

**底特律 Detroit**  
Novi, MI  
Tel: 1-248-848-4000

**休斯敦 Houston, TX**  
Tel: 1-281-894-5983

**印第安纳波利斯 Indianapolis**  
Noblesville, IN  
Tel: 1-317-773-8323  
Fax: 1-317-773-5453  
Tel: 1-317-536-2380

**洛杉矶 Los Angeles**  
Mission Viejo, CA  
Tel: 1-949-462-9523  
Fax: 1-949-462-9608  
Tel: 1-951-273-7800

**罗利 Raleigh, NC**  
Tel: 1-919-844-7510

**纽约 New York, NY**  
Tel: 1-631-435-6000

**圣何塞 San Jose, CA**  
Tel: 1-408-735-9110  
Tel: 1-408-436-4270

**加拿大多伦多 Toronto**  
Tel: 1-905-695-1980  
Fax: 1-905-695-2078

### 亚太地区

中国 - 北京  
Tel: 86-10-8569-7000

中国 - 成都  
Tel: 86-28-8665-5511

中国 - 重庆  
Tel: 86-23-8980-9588

中国 - 东莞  
Tel: 86-769-8702-9880

中国 - 广州  
Tel: 86-20-8755-8029

中国 - 杭州  
Tel: 86-571-8792-8115

中国 - 南京  
Tel: 86-25-8473-2460

中国 - 青岛  
Tel: 86-532-8502-7355

中国 - 上海  
Tel: 86-21-3326-8000

中国 - 沈阳  
Tel: 86-24-2334-2829

中国 - 深圳  
Tel: 86-755-8864-2200

中国 - 苏州  
Tel: 86-186-6233-1526

中国 - 武汉  
Tel: 86-27-5980-5300

中国 - 西安  
Tel: 86-29-8833-7252

中国 - 厦门  
Tel: 86-592-238-8138

中国 - 香港特别行政区  
Tel: 852-2943-5100

中国 - 珠海  
Tel: 86-756-321-0040

台湾地区 - 高雄  
Tel: 886-7-213-7830

台湾地区 - 台北  
Tel: 886-2-2508-8600

台湾地区 - 新竹  
Tel: 886-3-577-8366

### 亚太地区

澳大利亚 **Australia - Sydney**  
Tel: 61-2-9868-6733

印度 **India - Bangalore**  
Tel: 91-80-3090-4444

印度 **India - New Delhi**  
Tel: 91-11-4160-8631

印度 **India - Pune**  
Tel: 91-20-4121-0141

日本 **Japan - Osaka**  
Tel: 81-6-6152-7160

日本 **Japan - Tokyo**  
Tel: 81-3-6880-3770

韩国 **Korea - Daegu**  
Tel: 82-53-744-4301

韩国 **Korea - Seoul**  
Tel: 82-2-554-7200

马来西亚  
**Malaysia - Kuala Lumpur**  
Tel: 60-3-7651-7906

马来西亚 **Malaysia - Penang**  
Tel: 60-4-227-8870

菲律宾 **Philippines - Manila**  
Tel: 63-2-634-9065

新加坡 **Singapore**  
Tel: 65-6334-8870

泰国 **Thailand - Bangkok**  
Tel: 66-2-694-1351

越南 **Vietnam - Ho Chi Minh**  
Tel: 84-28-5448-2100

### 欧洲

奥地利 **Austria - Wels**  
Tel: 43-7242-2244-39  
Fax: 43-7242-2244-393

丹麦  
**Denmark - Copenhagen**  
Tel: 45-4450-2828  
Fax: 45-4485-2829

芬兰 **Finland - Espoo**  
Tel: 358-9-4520-820

法国 **France - Paris**  
Tel: 33-1-69-53-63-20  
Fax: 33-1-69-30-90-79

德国 **Germany - Garching**  
Tel: 49-8931-9700  
德国 **Germany - Haan**  
Tel: 49-2129-3766400

德国 **Germany - Heilbronn**  
Tel: 49-7131-67-3636

德国 **Germany - Karlsruhe**  
Tel: 49-721-625370

德国 **Germany - Munich**  
Tel: 49-89-627-144-0  
Fax: 49-89-627-144-44

德国 **Germany - Rosenheim**  
Tel: 49-8031-354-560

以色列 **Israel - Ra'anana**  
Tel: 972-9-744-7705

意大利 **Italy - Milan**  
Tel: 39-0331-742611  
Fax: 39-0331-466781

意大利 **Italy - Padova**  
Tel: 39-049-7625286

荷兰 **Netherlands - Drunen**  
Tel: 31-416-690399  
Fax: 31-416-690340

挪威 **Norway - Trondheim**  
Tel: 47-7289-7561

波兰 **Poland - Warsaw**  
Tel: 48-22-3325737

罗马尼亚  
**Romania - Bucharest**  
Tel: 40-21-407-87-50

西班牙 **Spain - Madrid**  
Tel: 34-91-708-08-90  
Fax: 34-91-708-08-91

瑞典 **Sweden - Gothenberg**  
Tel: 46-31-704-60-40

瑞典 **Sweden - Stockholm**  
Tel: 46-8-5090-4654

英国 **UK - Wokingham**  
Tel: 44-118-921-5800  
Fax: 44-118-921-5820