【收藏】电路设计—技术规范

“”


技术规范内容

1

信号滤波腿耦:对每个模拟放大器电源,必需在最接近电路的连接处到放大器之间加去耦电容器。对数字集成电路,应分组加去耦电容器。应采用在马达与发电机的电刷上安装电容器旁路、在每个绕组支路上串联R-C滤波器、在电源入口处加低通滤波等措施抑制干扰。安装滤波器的位置应尽量靠近被滤波的设备,用加屏蔽的短引线作耦合媒介。所有滤波器都须加屏蔽,输入引线与输出引线之间应隔离。

2

各功能单板对电源的电压波动范围、纹波、噪声、负载调整率等方面的要求予以明确,二次电源经传输到达功能单板时要满足上述要求。

3

将具有辐射源特征的电路装在金属屏蔽内,尽可能减小其瞬变干扰。

4

在电缆入口处增加保护器件。

5

每个IC的电源管脚要加旁路电容(一般为104)和平滑电容(10uF~100uF)到地,大面积IC每个角的电源管脚也要加旁路电容和平滑电容。

6

滤波器选型的阻抗失配准则:对低阻抗噪声源,滤波器需为高阻抗(大的串联电感);对高阻抗噪声源,滤波器需为低阻抗(大的并联电容)。

7

电容器外壳、辅助引出端子与正、负极以及电路板间必须完全隔离。

8

滤波连接器必须良好接地,金属壳滤波器采用面接地。

9

滤波连接器的所有针都要滤波。

10

数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽,而不是数字脉冲的重复频率。方形数字信号的印刷电路板设计带宽定为1/πtr,通常要考虑这个带宽的十倍频。

11

用R-S触发器作设备控制按钮与设备电子线路之间配合的缓冲

12

降低敏感线路的输入阻抗,有效减少引入干扰的可能性。

13

LC滤波器在低输出阻抗电源和高阻抗数字电路之间,需要LC滤波器,以保证回路的阻抗匹配。

14

电压校准电路:在输入输出端,要加上去耦电容(比如0.1μF),旁路电容选值需遵循10μF/A的标准。

15

信号端接:高频电路源与目标之间的阻抗匹配非常重要,匹配会带来信号反馈和阻尼振荡。射频能量过量则会导致EMI问题。此时,需要考虑采用信号端接。信号端接有以下几种:串联/源端接、并联端接、RC端接、Thevenin端接、二极管端接。

16

MCU电路:I/O引脚:空置的I/O引脚要连接高阻抗以便减少供电电流并避免浮动。

IRQ引脚:IRQ引脚上要有预防静电释放的措施,比如采用双向二极管、Transorbs或金属氧化变阻器等。

复位引脚:复位引脚要有时间延时,以免MCU在上电初期即被复位。

振荡器:在满足要求情况下,MCU使用的时钟振荡频率越低越好。时钟电路、校准电路和去耦电路应接近MCU放置。

17

小于10个输出的小规模集成电路,工作频率≤50MHZ时,应至少配接一个0.1uf的滤波电容。工作频率≥50MHZ时,每个电源引脚应配接一个0.1uf的滤波电容。

18

对于中大规模集成电路,每个电源引脚应配接一个0.1uf的滤波电容。对于电源引脚冗余量较大的电路,也可按输出引脚的个数计算配接电容的个数,每5个输出配接一个0.1uf滤波电容。

19

在没有有源器件的区域中,每6cm2应至少配接一个0.1uf的滤波电容。

20

对于超高频电路,每个电源引脚应配接一个1000pf的滤波电容。对于电源引脚冗余量较大的电路,也可按输出引脚的个数计算配接电容的个数,每5个输出配接一个1000pf的滤波电容。

21

高频电容应尽可能靠近IC电路的电源引脚处。

22

每5个高频滤波电容至少应配接一个0.1uf滤波电容。

23

每5个10uf应至少配接两个47uf低频滤波电容。

24

每100cm2范围内,至少应配接1个220uf或470uf低频滤波电容。

25

每个模块电源出口周围应至少配置2个220uf或470uf电容,如空间允许,应适当增加电容的配置数量。

26

脉冲与变压器隔离准则:脉冲网络和变压器须隔离,变压器只能与去耦脉冲网络连接,且连接线要尽可能短。

27

在开关和闭合器的开闭过程中,为防止电弧干扰,可以接入简单的RC网络、电感性网络,并在这些电路中加入一高阻、整流器或负载电阻之类,如果还不行,就将输入和载出引线进行屏蔽。此外,还可以在这些电路中接入穿心电容。

28

退耦、滤波电容须按照高频等效电路图来分析其作用。

29

各功能单板电源引进处要采用合适的滤波电路,尽可能同时滤除差模噪声和共模噪声,噪声泄放地与工作地特别是信号地要分开,可考虑使用保护地;集成电路的电源输入端要布置去耦电容,以提高抗干扰能力。

30

明确各单板最高工作频率,对工作频率在160MHz(或200MHz)以上的器件或部件应采取必要的屏蔽措施,以降低其辐射干扰水平和提高抗辐射干扰的能力。

31

如有可能,宜在印刷电路板上控制线的入口处加接R-C去耦,以便消除传输中可能出现的干扰因素。

32

用R-S触发器做按钮与电子线路之间配合的缓冲。

33

在次级整流回路中使用快恢复二极管或在二极管上并联聚酯薄膜电容器。

34

对晶体管开关波形进行“修整”。

35

降低敏感线路的输入阻抗。

36

如有可能,应在敏感电路采用平衡线路作输入,利用平衡线路固有的共模抑制能力克服干扰源对敏感线路的干扰。

37

将负载直接接地的方式是不合适的。

38

注意在IC近端的电源和地之间添加旁路去耦电容(一般为104)

49

如有可能,敏感电路应采用平衡线路作输入,平衡线路不接地。

40

继电器线圈应增加续流二极管,消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后,添加稳压二极管后,继电器在单位时间内可动作更多的次数。

41

在继电器接点两端并联火花抑制电路(一般是RC串联电路,电阻一般选几K到几十K,电容选0.01uF),减小电火花影响。

42

给电机添加滤波电路,注意电容、电感引线要尽量短。

43

电路板上每个IC要并联一个0.01μF~0.1μF高频电容,以减小IC对电源的影响。要注意高频电容的布线,连线应靠近电源端并尽量粗短,否则,等于增大了电容的等效串联电阻,会影响滤波效果。

44

可控硅两端应并联RC抑制电路,减小可控硅产生的噪声(该噪声严重时可能会击穿可控硅)。

45

许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器,以减小电源噪声对单片机的干扰。例如,可以利用磁珠和电容组成π形滤波电路,条件要求不高时也可用100Ω电阻代替磁珠。

46

如果单片机的I/O口用来控制电机等噪声器件,则在I/O口与噪声源之间应添加隔离(增加π形滤波电路)。

47

在单片机I/O口、电源线、电路板连接线等关键位置应使用抗干扰元件,如磁珠、磁环、电源滤波器、屏蔽罩等,可显著提高电路的抗干扰性能。

48

不要将单片机闲置的I/O口悬空,要将它们接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下也要接地或接电源。

49

对单片机使用电源监控及看门狗电路,如:IMP809、IMP706、IMP813、X25043、X25045等,可大幅度提高整个电路的抗干扰性能。

50

在速度能满足要求的前提下,应尽量降低单片机的晶振频率和选用低速数字电路。

51

如有可能,应在PCB板的接口处添加RC低通滤波器或EMI抑制元件(如磁珠、信号滤波器等),以消除连接线的干扰;但是要注意不要影响有用信号的传输。

52

时钟输出布线时不要采用向多个部件直接串行连接(称为菊花式连接);而应该经缓存器分别向其它多个部件直接提供时钟信号。

53

延伸薄膜键盘边界使之超出金属线12mm,或者用塑料切口来增加路径长度。

54

在靠近连接器的地方,要将连接器上的信号用一个L-C或者磁珠-电容滤波器接到连接器的机箱地上。

55

在机箱地和电路公共地之间应加入一个磁珠。

56

电子设备内部的电源分配系统是遭受ESD电弧感性耦合的主要对象,电源分配系统防ESD措施包括下面几项:

1、将电源线和相应的回路线紧密绞合在一起;

2、在每一根电源线进入电子设备的位置放置一个磁珠;

3、在每一个电源管脚和紧靠电子设备机箱地之间放置一个瞬流抑制器、金属氧化压敏电阻(MOV)或者1kV高频电容;

4、最好在PCB上布置专门的电源和地平面,或者紧密的电源和地栅格,并采用大量旁路和去耦电容。

57

在接收端放置串联的电阻和磁珠;对易被ESD击中的电缆驱动器,也可在驱动端放置串联的电阻或磁珠。

58

在接收端放置瞬态保护器。1、用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。2、从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其它部分。

59

在连接器处或者离接收电路25mm(1.0英寸)的范围内放置滤波电容。1、用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度,最好小于3倍宽度)。2、信号线和地线先连接到电容再连接到接收电路。

相关阅读:
【收藏】PCB Layout设计规范—布线与布局

本文转载自:张飞实战电子
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理。

点击这里,获取更多关于应用和技术的有关信息
点击这里,获取更多工程师博客的有关信息

推荐阅读