设计人员在设计产品时必须考虑许多工程选择。从组件选择到机壳决定，产品的设计和构造都需要花费大量时间和精力。然而，设计师特别需要关注的是他们的产品在最终测试阶段的表现如何。
测试阶段最关键的部分之一是电磁兼容性（EMC）。EMC测试从本质上衡量产品中的两件事：其在预期环境中按预期运行的能力（抗扰度测试），以及设备对附近运行的其他设备造成有害干扰的可能性（排放测试）。
抗扰度测试可衡量设备在暴露于各种形式的电磁干扰或现象时如何反应，而排放测试则可测量设备产生的电磁（传导和辐射）能量。
两者都是设计人员在设计阶段必须考虑的极其重要的方面。如果控制不当，则会导致电磁不兼容对周围环境造成负面影响，从而导致产品故障，违反安全协议，丢失数据等。
避免失败的EMC合规性测试仅涉及在设计和制造过程中使用基本设计规则。为避免代价高昂的EMC测试失败，我们列出了设计未通过EMC测试的一些最常见原因，为什么会出现这些失败以及如何通过适当的设计实践来避免它们：
1.避免干扰信号返回平面
在正常情况下，对于任何板极少需要在信号回路或接地层中放置裂缝，间隙或切口。添加这些中断可能会导致比解决方案更多的问题。这些问题中最主要的是设计控制低频电流流动的方法所需的时间和精力增加。
如果您完全确信您的电路板确实需要在信号返回平面上进行分割，缝隙或切割以防止低频耦合问题，请寻求其他帮助或建议。专家可以检查您的工作，提出建议并帮助您提出解决方案，以帮助您有效地弥补差距。重要的是要记住，对其他设计有效的方法可能与您的设计不同。
2.不要在连接器之间放置高速电路
太多的设计师忽略了这个简单的规则。绕过此细节可能会导致设计过大，从而需要屏蔽和过滤，超出了必要。
连接器在印刷电路板（PCB）上的放置至关重要，因为连接到这些连接器的电缆可以用作非常有效的天线，尤其是在频率低于两到三百MHz时。虽然PCB走线也可以用作天线，但相对于这些频率下的波长，其影响在电气上往往很小。这使得PCB走线的辐射效率相对较低。在这些频率下，电缆长度通常更接近最佳波长，从而使它们成为更高效的辐射器。
通常，当这些连接器沿电路板的单个边缘排列时，它们之间的电压相对较小。但是，当高速电路位于连接器之间时，可能会产生更高的电位差，从而在电缆的屏蔽层和导体上产生RF电流。进而导致电缆辐射，有可能导致产品超出排放要求。
3.确保辅助设备合规
在排放测试期间，要求制造商使用市售电缆将辅助设备连接到所有I / O端口。这样可确保使用设备内的所有端口，从而展示设备的全部功能。这通常会带来最坏的情况，导致设备产生最大的发射水平。
此步骤对于测试过程非常重要，但是不正确的辅助设备可能会导致严重问题。
4.准备进行ESD测试
静电放电测试（也称为ESD测试）是常规CE测试的重要要求。此测试过程将检查您的产品在遇到强力静电放电时的行为。该过程通常涉及向产品的裸露金属表面（接触放电）和绝缘表面（空气放电）施加2至8 kV ESD脉冲。ESD测试可能会严重损坏产品。
为了提高产品的性能并避免受到ESD测试的损害，设计人员可以采取以下几项措施：
查明ESD测试位置。这些是不使用特殊设备或拆卸产品即可触摸的区域。在外壳上进行探索性测试是该过程的一部分，其中测试仪接触产品机箱的所有外部。如果机箱不导电，则其他常见测试点包括连接器，螺钉头，键盘和按钮，机箱接缝，显示器以及内部PCB和组件靠近机箱的区域。
-
确定ESD测试级别。通常，以逐渐增加的电压水平施加放电，对于接触放电，电压从2千伏增加到4伏，对于空气放电，电压从2千伏增加到8伏。这些级别可能会根据您的产品和预期的安装环境而有所不同。请咨询您的测试实验室或参考适用于您产品的标准，以确定要应用于您产品的确切测试级别。
-
选择合适的抑制器。查找电路板的ESD保护。请记住，此保护措施必须适合应用于您产品的测试级别。为此，火花隙，电阻器，电容器，压敏电阻和TVS二极管都是很好的抑制器，但它们必须适当地适合您的产品，而不会引起自身问题。
-
将抑制器放置在正确的位置。有了保护组件后，请确保将它们放置在尽可能靠近问题区域的位置。这样可将由放电位置和抑制器之间的任何布线引起的串联电感降至最低。
-
考虑放电路径。仔细考虑所施加的ESD的放电路径。在许多设计中，出于安全原因，机箱接地与主板接地是分开的。一种常见的方法是将机箱接地在电路板上接地回到主电源输入。这样可以消除任何放电，而不会影响电路的其余部分。
5.管理信号转换时间
较低谐波频率下格式正确的数字信号的幅度要比较高谐波高得多。降低数字信号的转换时间可以进一步减少这些较高的谐波。但是，过度增加过渡时间会开始降低信号完整性。找到“最佳位置”是关键。
控制上升和下降时间的三种常见方法包括：
-
用逻辑系列控制摆率。这通常是应用程序最有效的选择，尤其是在匹配终端的情况下。
-
将电阻器或铁氧体与设备的输出串联。控制电路的上升时间可为设计人员提供更多控制权，而其成本通常低于所列的其他选项。铁氧体同样有效，但成本更高。
-
将一个电容器与设备的输出并联。电容器会增加源设备拉动的高频电流。对于过渡时间控制，这通常是最没有用的选择，但是在某些情况下它可以工作。
6.最小化回路面积
电路板设计中最简单，最常见的错误之一是增加了与高频电流相关的环路区域。这通常是设计人员疏忽的结果，尤其是在设计人员不知道电流流向何处的情况下。
为避免此问题，电路设计人员应注意以下几点：
-
信号电流总是返回其源极。因此，当前路径始终是回路。
-
信号电流采用最小阻抗的路径。对于高频电流，这往往是电感最小的路径。对于低频电流，这是电阻最小的路径。
7.减少电缆上的射频噪声
电缆往往容易发出RF噪声，这会增加产品的总体辐射并导致产品无法通过辐射测试。
如果完成的设计存在辐射问题，则应首先尝试找出尽可能多的电缆，以找出问题所在。如果辐射消失，您将知道噪声是从哪一根分离的电缆中辐射出来的。使用简单的消除方法，将电缆一个接一个地重新连接，直到问题再次出现为止。在某些情况下，多根电缆可能是问题的根源，这使得识别和处理问题电缆变得更加困难。
尽管应该牢记这些步骤来减轻这些问题的发生，但最好在设计阶段将所有意外的RF能量降至最低。设计人员通过最小化信号摆率来实现这一点，如前面第6条所述。
有数百种减轻这些信号对发射的影响的方法，但是可以通过一些简单的设计实践来防止它们。这些设计实践中的第一个涉及在电源和静态I / O信号中添加串联铁氧体磁珠，或者在将来可能需要铁氧体磁珠的区域中简单地放置0欧姆电阻作为占位符。这些嵌入式磁珠起着抑噪磁珠的作用，专门设计用于吸收RF能量并将其转化为热量。这些建议中的第二个建议涉及在连接器处提供足够的电源去耦。
8.选择合适的电源适配器
嘈杂的电源或电源转换器会给您的设备带来大量噪声，从而在测试过程中对设备的发射性能产生负面影响。因此，选择适合您设备发射等级的电源适配器很重要。
除了此要求之外，您还应该考虑：
-
容纳电源适配器。电源适配器通常在直流电阻负载下进行测试，而直流电阻负载与动态负载根本不同。这意味着，当适配器连接到具有较宽电流供应频谱的动态负载时，适配器的发射特性可能会有所不同。当前特性的这种差异可能会导致排放量超过广告宣传的数量。为了最大程度地减小这种差异的影响，您可能需要专门设计电源电路，以处理更宽的电源频谱。
-
购买更好的适配器。当涉及到合规性测试时，许多制造商会强调低价。这在质量较低的产品制造商中尤为常见，因为它降低了价格并最大化了利润。因此，从值得信赖的制造商那里花更多的时间和金钱购买高质量的适配器并没有什么坏处。
-
要求制造商提供测试报告。仔细检查您要购买的设备，尤其是来自新制造商的设备，永远不会感到麻烦。许多制造商将提供测试报告，以支持其关于其设备的主张。
9.对过度敏感的电路使用屏蔽
EMC抗扰性测试可能会干扰敏感的模拟电路，这就是为什么您应使用接地良好的导电屏蔽层来保护它们的原因。RF场中的能量会感应出小电流，这会干扰电路的运行，尤其是传感器和其他更敏感的部分。
通过在任何这些敏感部件周围添加导电屏蔽，您可以避免在CE测试过程中产生的大多数负面影响。
希望以上9例方便到您更好地规避EMC故障。
本文转载自： 韬略科技EMC（作者： 谢义雄、张万婷）
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
