秒懂时钟Part 10-半终端差分输出时钟的情况

作者: Silicon Labs

本篇文章中,我们将针对做出正确输出时钟测量所需的基本要件,以及有时可能被忽视的最佳实践方式进行回顾。

熟悉Silicon Labs(亦称“芯科科技”)的时钟IC评估板的人都知道,我们通常运用交流耦合的方式设计输入和输出时钟,并为差分时钟信号的每个极性提供单独的SMA RF连接器。这可以说是最灵活的方法之一,能够立即将输出时钟连接到如频率计数器,示波器,相位噪声分析仪,频谱分析仪等测试设备上的单端50Ω输入。这是因为交流耦合电容可以防止我们在测试设备输入上使用直流偏置。

这里我们将提到最佳实践规则:在进行测量时,差分输出缓冲器的两个极性都应该被终止,这也包括未测量的极性。但是不这样做会发生什么后果呢?这就是本文的主题,半终端差分输出时钟的情况。欢迎往下阅读或点击阅读原文至Silicon Labs中文社区观看全文。

相位噪声测量示例

首先,让我们在频域下进行工作,并且考虑以下的相位噪声图。在屏幕截图中Si5345评估板的OUT0用于注释的以下两种情况。

1、OUT0B连接到50Ω示波器输入。这是正确(完全)终止的情况。

2、OUT0B连接到1MΩ示波器输入。这是半终止的情况。

它的输出格式为2.5V LVDS交流耦合,基于当前CBPro样本计划的标称频率设置为161.1328125 MHz。实际上,该板处于自由运行模式的原因只是为了最小化工作台设置。

在第一种情况下,12 kHz至20 MHz RMS相位抖动测得为89.512 fs,结果曲线保存在内存中。在第二种情况下,12 kHz至20 MHz RMS相位抖动增加到124.16 fs。结果虽然不差但相对增长约为39%,这是一个重大影响。

“”

示波器测量示例

接下来我们将在时域下进行工作,并考虑以下的示波器图。顶部迹线是被指定到通道2的OUT0,被指定到通道3的OUT0B,并且共模(CM)电压计算为f1。我们注意到,由于我们位于交流耦合电容的远端,因此我们不测量直流值,而是测量交流耦合OUT0和OUT0B的平均值所代表的噪声。(这里的比例差异是为了适应半终止的情况,与计算无关。)

在第一次屏幕捕获中,两个示波器输入都设置为50Ω。这使得波状看起来合理,CM噪声都约为平均值38mVpp。

“”

在第二次屏幕捕获中,唯一的区别是将OUT0B的输入设置为1MΩ。这一设置使得现在两种波状都更大且扭曲。此外,CM噪声平均增加到大约344 mVpp,为CM噪声的一个数量级增加。

“”

我们也注意到,在这些实验中,时域测量比频域测量效果更为显著。相位噪声差异甚至可能在自动化测试中被掩盖。所以对于实验室工作台而言,这是一个很好的理由拥有两种类型的仪器!

探究根本原因

为什么仅半终止输出时钟会产生这样的影响?我们不需要知道缓冲区设计的所有细节,简化模型将提供一些见解。请看下图。

“”

左侧盒中的组件是IC的内部组件,它说明了CML或电流模式逻辑驱动器的简化模型可以与多种摆动格式兼容。交流耦合电容通常位于EVB上,此处所示的负载电阻R通常为50Ω,与测试设备相同。传输线并未说明电阻大小,但PCB走线和同轴电缆都可以假定为标称50Ω。(交流耦合负载终端也可视为CLKP和CLKN之间的100Ω差分,其中中心抽头CM电压为GND。)

一些特性值得注意:

1、电流源Ibias不断下沉。首先,基于输入信号,当电流完全导通时,它通过输入NMOS晶体管之一进行切换。

2、内部终端电阻Rint通常为~R或2 * R以节省电流。

3、共模电压Vcm在2个电阻器Rcm的中心点被感测。这些电阻的值通常为>> R,例如约为kΩ。

4、运算放大器驱动Bias网络,使检测到的Vcm等于Vref。

5、每个输出电压摆幅基于Vsupply减去随着电流变化的电压下降摆动的Rint。

驱动器为对称设计,适用于特定的直流偏置超过预期的终止操作。直流耦合负载需要具有恰好等于Vcm的公共电压,从而不影响预期的偏置。这就是为什么我们需要将交流耦合用于仪器负载。

然而,即使我们是交流耦合,如果没有对称负载,那么驱动器也将是不平衡的,结果只能是输出共模电压Vcm将被调制,最终可能影响偏置和操作。在这种特殊情况下,CM反馈电路显然无法跟上。测量的终止半电路的性能因未终止的半电路操作而降低。

串扰

半终止差分输出甚至可以以微妙的方式影响相邻输出驱动器的性能。在这个实验中,我们继续像以前一样使用Si5345 EVB。下面的相位噪声曲线因为OUT0被设定为标称161.1328125MHz,这与OUT0B之前的一样。相邻通道OUT1 /OUT1B被设定为标称值的2倍或322.265625 MHz。两种极性为完全终止情况。 12 kHz至20 MHz的相位抖动在5次扫描中平均测得94.32 fs。最后用dBc描绘出支线,这样可以让我们看到细节之处。

“”

这些在仪器支线列表中被识别为140.374 kHz,-104.874 dBc和4.90 MHz,-108.235 dBc。这些结果没有明显的数学关系,只是显示出面板和配置的一致性。对于无线应用,我们对每个支线感兴趣的原因是我们至少可以将这些归因于相邻信道的不完全终止。

“”

终止选项

我们的评估板和类似的应用板有许多终端选项,具体取决于您的工作台上可用的内容。这些包括:

1、差分限幅放大器或平衡 - 不平衡变换器将差分时钟转换为单端时钟。

2、将每个极性连接到50Ω仪器输入。

3、使用SMA 50 RF负载终端终止每个未测量的极性。

如果有人试图在12输出评估板上进行仔细测量,可能需要24 - 1或23个SMA终端。这是一个相当大的数字。那么该怎么办?

有一种方法是确定终止测量时钟的最近通道输出时钟。这一做法减少了相当多的数量。另一种是使用RF焊盘或衰减器,如下一节所述。

实验室应急终端衰减器

在我们的实验室中,我们有许多多通道时钟EVB,在测试过程中这些时钟会消耗大量的终端。如果我们很多人同时在实验室工作,我们不能总是按照我们想要的方式终止每个时钟。因此,另一种方法便是使用高值RF垫或衰减器作为实验室应急终端。

商业可用衰减器是由3电阻网络组成的PI衰减器。这是因为电阻网络类似希腊字母“pi”。第一个电阻R1分流到GND,接着是R2串联,然后是另一个R1分流到GND。

我们可以使用类似于https://www.microwaves101.com/calculators/858-attenuator-calculator的在线计算器,计算出R1和R2值以及假设没有连接经过衰减器的合成有效Rload。下表列出了使用6 dB,10 dB和20 dB终端的有效负载。

“”

你会发现为了增加衰减器值,单独查看衰减器的有效阻抗会增加。如果将其减少20dB,它几乎是完美终止。有时这会非常方便。但是使用这种技术的结果会使得无法区分专用终端。

结论

我希望你喜欢这篇时钟开发应用文章。在这篇文章中提出了一些关于终止甚至无法测量的差分输出是最佳做法的见解,并提供了在必要时使用衰减器作为实验室应急终端的技巧。

相关阅读:

秒懂时钟: 抖动衰减时钟设计与应用技巧 – Part 1
秒懂时钟-抖动衰减时钟设计与应用技巧 – Part 2
秒懂时钟-抖动衰减时钟设计与应用技巧 – Part 3 : Clocktoberfest
秒懂时钟-抖动衰减时钟设计与应用技巧Part 4: 拆分终端
秒懂时钟Part 5: PLL的VCO高通传递函数案例
秒懂时钟Part 6: 时钟相位噪声测量中的杂散
秒懂时钟Part 7: 探讨时钟相位噪声测量中的杂散(下篇)
秒懂时钟Part 8: 探讨RMS周期抖动的经验法则
秒懂时钟Part 9: 探讨不符合的测量范围造成失准的因素

本文转载自: SiliconLabs
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编邮箱:cathy@eetrend.com 进行处理。